|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
/ p1 Q- Q6 X8 ]% n" H4 |. m& U' U* _1 H0 ?4 U9 \; ?. k* U
恩~問到樓主我是甚麼學校?這個嘛!7 u" _" A/ |: d5 \$ Z7 k, H( w' e
不是台成清交,也不是中字輩,更不是科字輩,
. d x4 C: k' P5 a8 K小小的私立學校,就不方便透露了,
( q; x+ _6 X& U% R% B+ c大家可以私底下交流。
' l# R2 J& |9 S! t2 E" k; e畢竟還是在學習中。
6 J# I/ d8 `! y# F& ^PO上自己layout的一小部分,也請大家多指導,該如 ... + A- J( {: r3 I* w, a% ~+ L+ o
7 U, o' h% g) u9 v5 L) ~% S7 ]跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)7 ~0 X- h Z( T/ o- @ x
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致 h2 Y; G6 y8 L6 v3 l2 |; x, \
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
; i; X0 P/ R/ z* v2 y/ I9 T2 P3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間- \* J$ |, H. Q7 a, q) ~
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
2 s3 A; v6 ]& Y% q我今年也有比...不過沒交XD...所以沒有進
9 r3 {( ], I6 d2 V, W v分享一下我畫的rdelay
( i& F5 J+ N- F空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
: u7 D7 \/ r" Q+ ^) T
9 z1 M. P& S4 f1 ]
) P, j1 y5 y7 U! o[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|