|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程0 S/ ?3 V$ m4 Y$ M6 z3 j4 z, P
97年11月03日 (星期一)5 W: Q2 W: X' v2 V6 G" {
時 間 活 動 內 容: {9 ]& k. w' ~" o0 v. N
8:30-9:00 報 到* n6 c" F6 L: u9 \+ W7 X! F
9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)
# i9 j, o$ m3 l. S! g' |! D2 g9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展) s6 b3 {' U1 K. o6 y8 D
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
! T/ P5 P2 R+ z. B! M8 q內容包含:, f9 [/ f" P+ _& u% N2 ?$ X7 _
1. EMC問題趨勢的發生與分析
1 r6 j+ ^$ G: `+ `9 [$ P5 b2. 數位無線通訊平台Platform noise 之分析
+ p3 A8 n+ P! f$ M3 W* |- Platform noise effect* ?5 w. {: I$ Z9 V$ H
- Noise measurement procedure
) y5 ^+ H/ u! {* T7 F9 V/ R3 C5 |- S ^3. EMC之原理分析與設計技術簡介2 p: \% D) ^6 m9 O+ t
- Filtering9 k4 _5 t6 m: V6 z/ R2 N
- Shielding
" {# v; o# q5 Z. ^/ Y- PCB Layout
+ R- _" a" C$ U* ~( t4. 電源完整性(PI)之分析與設計6 @7 V5 e0 R7 }9 t- z
- Power/Ground plane layer impedance measurement
4 {( j4 u. K- c# e* ^3 l) n9 E& r- Power Distribution System (PDS) Design
# _& `7 U: a8 q5 g5. 信號完整性(SI) 之分析與設計
9 _2 u P0 x2 Y7 H0 k2 b- Measurements for Signal Integrity
Q3 f% \6 `! ~+ p. L) _4 a4 G- Multi-Gigabit transmission over backplane systems
! E) p* p {$ i# U8 s: `# X6 @6 K1 W# z" |' c- R
/ g1 a! {( M# X4 z97年11月04日 (星期二)! M, z: ]* Y9 |0 a7 t
$ F2 R p9 i; k% C1 [; t
9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授3 j3 U7 i* r' {, y8 p9 q
內容包含:9 @, u0 `5 P* M6 j+ ^
電磁模擬範例分析1 v1 I; [ n1 v2 |: |
6. Basic module-EMI analysis of sample board from experiment and simulation
% X' u3 |. P# _6 C0 n2 ?• WBFC Modeling and Simulation5 G* J6 _7 S: T
• MP Modeling and Simulation" F( W+ l2 G' J
• TEM Cell Modeling and Simulation m( ]8 _; p8 a: T. G5 S9 T0 I
- General Noise Characteristics# m+ R: ^2 w9 F3 z
- Power Noise Study" @, h- U. V# z5 K6 o" F: F
- Signal Noise and SI Study% {5 l8 d9 Z" S: E! L5 p$ q U2 e
� Slit on Reference Plane( N, s) z3 ~, U3 w: Y3 o
� Signal Pattern at the Edge of the reference plane
1 S% q' b( `0 s) V; H- C& `� Reference Plane change
/ I" l; D% }2 b( K' P� Trace near the Card Edge
n( ^7 B; v$ i G+ g7. Trend of EMC issues on chip-level
! \# o, A/ M$ w1 x D" g% G8. EMC design trend for chip-level
0 X, \ x% T# \( X2 U97年11月05日 (星期三); d! I: v7 d7 p( o8 G
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
0 r5 q& S" E/ v5 M s0 D% s內容包含:
! @3 Q+ I0 z3 D+ @. X9. IC-EMC相關標準與量測設備及技術簡介
3 L2 h' ]0 M( \% v10. IBIS modeling vs. Spice modeling
* `' q" X3 j$ _11. IBM的電磁模擬軟體簡介與其在EMC設計的應用
2 T& S0 e6 S9 z+ w6 f12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring
/ K. G$ z+ l J: a* s/ k, B( o• New Challenges in Modeling and Measurements
- I$ j* N- s9 [& J, i5 ~/ |4 A• Loss Mechanisms and Their Significance, x2 B5 B/ Y: q
• Limitations of Present Methodologies
9 O5 N. `; [. x$ U2 q; X• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique* }. N# j2 i& E O& F2 W C+ {$ D! g
• Production-level Process Integrity Monitoring / _. Q+ M) b$ u7 q
13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|