設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 設計電路時抑制製程corner變異的方法

發新帖

樓主: d8961332

上一主題

下一主題

設計電路時抑制製程corner變異的方法

1^#

發表於 2015-6-17 20:52:26 | 顯示全部樓層

design margin也要注意拉大一點
不過通常都在layout來下手比較重要吧

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 08:48 AM , Processed in 0.118015 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表