設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › Verilog新手，請問版上高人
返回列表 發新帖
查看: 3950|回復: 2
打印 上一主題 下一主題

[問題求助] Verilog新手，請問版上高人

[複製鏈接]
1#
發表於 2007-7-21 03:39:53 | 顯示全部樓層
我想最大的差異就是...8 D) r) ^* N% b2 l7 z( j
alu只需幾10行5 c: T) V/ W& G2 p4 U1 u1 i3 b7 \6 T
dsp幾千行也不見得寫的完...

評分

參與人數 1 +5 收起 理由
day766 + 5 Good answer! 哈哈！很抱歉！我的問題 ...

查看全部評分

回復 支持 反對

使用道具 舉報

2#
發表於 2007-7-29 19:26:34 | 顯示全部樓層
你太客氣了, 這是比較基準的問題
1 A- D% |- ], [0 h- B你的問題我想應該是 "設計一個ALU跟設計一個DSP的MAC" 的差異才對
4 G% G$ x6 L3 E. B9 h: x6 ~" C6 {% {% c/ n1 t- Z7 S
不知道是不是?
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-14 12:22 PM , Processed in 0.124016 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表