Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 66571|回復: 39
打印 上一主題 下一主題

[問題求助] 那裡可以接 FPGA, IC , IP 的case?

[複製鏈接]
1#
發表於 2011-1-12 11:01:55 | 顯示全部樓層

FPGA 邏輯程式設計專案

專案詳細說明
! N8 }+ a9 t7 H* n
1 Q& w5 B0 h2 K' q' d& ?$ O1.工作內容:我們要發包用FPGA邏輯程式的撰寫,自動控制相關應用
3 l. }; D0 \# e# g" R+ t/ _2.配合時間:要視專案進行情況而定
; _; m' ~$ j  \& z( U* K- u9 v3.配合地點:發包後可在家作業6 F) i/ o9 `" m0 p
4.專案預算:詳談議價
; M! f) d8 c: r$ t0 G; E5.注意事項:意者請先來信附上簡歷以及作品,若符合需求,我們會主動與您連絡 & B) T  J" C& |# l' M0 D0 m
) p6 j8 d9 m/ b& P+ S
所需專長:資料庫程式設計、視窗程式設計、套裝軟體程式設計、驅動程式、資訊系統建置、資訊系統整合、無線通信程式設計、軟體測試、機械設備設計、無線通信電路設計、IC設計、電子電路設計、被動元件設計、自動化控制
2#
發表於 2011-9-27 08:06:20 | 顯示全部樓層

FPGA正逆項工程外包專案(最高可達5萬)

專案詳細說明
1 n) @6 M% k3 K$ B
" B; K; t7 g& b6 E3 N* P! Q1.工作內容:我們需發包ACTEL A54SX32 PQ208,ACTEL APA600-BGG456,LATTICE ISPLSI2128VE-100LT,模擬動作
2 Y4 K( T% E# {2 G* M) }' [2.配合時間:要視專案情況而定,發包後四個月內完成0 O8 e, Q/ H; `5 \: T( N# u6 K, v* W
3.配合地點:發包後可在家作業,北部接案者尤佳,他區也歡迎) H2 p8 f* U% E8 z% S
4.專案預算:50,000元以內
! z( y# A% D* s7 X) S1 t. `8 z5.注意事項:意者請先來信附上相關作品及簡歷
3#
發表於 2011-10-12 07:51:23 | 顯示全部樓層

Altera DE2-70觸控電子琴外包專案(最高可達2萬)

專案詳細說明 7 {7 M! k2 e, F
1 O: j4 [/ H& O
1.工作內容:我們需發包做出在DE2-70上可以用的觸控電子琴,需播放歌曲,錄音,如果觸控功能有播放和錄音那更好.用quartus ii 和nios的書% ?, C0 O/ a! z4 V- C) i
2.配合時間:要視專案情況而定# i# ^  t# V+ u1 ?0 j" g/ a0 _
3.配合地點:發包後可在家作業,新莊桃園地區接案者尤佳,他區也歡迎, B$ e4 g0 b  @$ }. h1 ]
4.專案預算:20,000元以內
& [; d; [3 b5 |2 y5.注意事項:意者請先來信附上相關作品及簡歷
4#
發表於 2011-10-12 14:33:57 | 顯示全部樓層

基於X光的強力輸送帶無損檢測系統研究

對接收的X光信號處理技術進行研究,採用FPGA和DSP技術研製II型X光採集接收板,開發乙太網介面。& y) x6 Y* H/ Y. d1 m

+ D% c" d/ p  A4 ^* L合作面議。能者與意者請email研發簡歷與chip123聯絡。
5#
發表於 2011-12-2 08:38:04 | 顯示全部樓層

ATMEL晶片軟體編寫外包專案

專案詳細說明
3 _8 l* S! `: ]6 N5 D3 C! Y$ Z) M% H" Z$ s" E6 \
1.工作內容:我們需發包編寫過ATMEL(89C5131A-UM為主),需有相關程式編寫經驗
, q% o+ O' l; g2.配合時間:要視專案情況而定
0 u1 M! H' u3 _: G5 S% @. j3.配合地點:發包後可在家作業
. Q% V$ b. Q$ q7 p! \4.專案預算:詳談議價
! Y& F6 T7 r/ E) V5.注意事項:意者請先來信附上相關作品及簡歷
6#
發表於 2011-12-8 08:28:31 | 顯示全部樓層

單晶片STC12C5410程式編寫

專案詳細說明
$ D! L* L. Z5 T- t" J# u" K' Y& z1 j& R) I" P, b* V$ P
1.案件內容:使用STC12C5410編寫程序推動YM12232C液晶屏,並置入編碼程序,透過IO按鍵輸入,進行編碼程序運算進行解碼,並將解碼結果顯示於液晶屏上。 9 N/ O" v3 n0 T
2.配合時間:皆可 0 H  V9 d! E+ A; j
3.配合地點:北台灣
- Z8 t# }: ?4 w8 N4.注意事項:會提供相關硬體
7#
發表於 2011-12-29 09:48:19 | 顯示全部樓層

數位信號處理教學外包專案(急件)

專案詳細說明 ) u3 L! R  [/ i
9 n8 h% ]# W6 f% {& e/ o
1.工作內容:我們需發包數位信號處理教學,教學者須準備教材,理論部分須熟悉(數學部分),主要需要的是音訊部分,範例須為c# or f# or Erlang or Mathematica,不要Matlab,想至少了解如何實作分離一個wav檔中不同頻率or特定波型的sequence
7 B# N0 F7 ~' i8 E% x" d8 k( }2.配合時間:要視專案情況而定,2012,一月底之前
3 _% H9 i, W5 I1 {7 n2 n+ a$ G3.配合地點:發包後需駐點教學,台北地區接案者尤佳,他區也歡迎# x/ q' z) D; `; B6 ]8 N+ d9 _
4.專案預算:10000(12hr)(2hr/per times): [% T6 n+ k' I" x  c; M
5.注意事項:電機資工資科物理數學相關研究所以上或有實作經驗者
8#
發表於 2013-10-11 15:49:35 | 顯示全部樓層

PCI介面FPGA(XILINX)設計

【專案詳細】       
) i7 |, l0 J- E2 P% h; Z2 @4 A" d0 g( F
1.案件說明:! J' t: I/ n) z
FPGA 邏輯線路設計(接案者熟悉的為原則,或使用XILINX XC3S200AN最佳)
5 A( |- l0 r; O, VPCI > FGPA > 周邊元件控制線路3 t; M* R3 v6 ]9 p2 I. g. K* o
PCI規格:REV. 2.3 33MHz
7 h3 h8 v2 o! j) aFPGA設計:本專案需要設計的內容,PCI介面的 IP CODE需自行處裡
3 \- ]2 K1 E3 }) f: C$ U$ d' ^周邊元件控制線路:會提供與XILINX XC3S200AN搭配的相關硬體線路      * ?9 E" K+ M0 U( X

4 s* `! l9 t- w6 }! e% I) g2.配合時間:30天! W# \/ K' l4 |( y2 Z& S
8 `. E. g% L& S' t3 ]
3.配合地點:北台灣& q  M  z- V  {" W/ ?; H- _* B
$ {* U+ F/ o) l) `, V
4.注意事項:驗證方式為,與本公司的軟體工程師配合編寫API,驗證相關周邊硬體功能
9#
發表於 2013-11-20 15:29:58 | 顯示全部樓層

2萬元RMB尋求 FPGA與ASP命令、資料的傳輸

專案採用的是Xilinx公司的Spartan系列的FPGA和Ti和2801xDSP,計畫在FPGA上掛液晶和鍵盤等,目前急需解決的是兩者之間做到命令、資料的傳輸。. z( B+ R. E) G; |3 J" }+ B2 z
. _  m8 z. u5 g2 k, i% B

4 Q5 H0 j3 ]/ D+ W7 o  v合作面議。能者與意者請email研發簡歷與chip123聯絡。
10#
發表於 2013-11-20 15:30:34 | 顯示全部樓層

2萬元RMB尋求 使FPGA與ASP可以中斷處理

專案採用的是Xilinx公司的Spartan系列的FPGA和Ti和2801xDSP,計畫在FPGA上掛液晶和鍵盤等,目前急需解決的是兩者之間可以做到中斷處理。1 S% F/ s* p9 r% H

+ T) T. ]" O7 Q, Y1 r
& p& [' V8 l. b+ C合作面議。能者與意者請email研發簡歷與chip123聯絡。
11#
發表於 2013-11-20 15:31:19 | 顯示全部樓層

2萬元RMB尋求提高DSP AD採樣的精度

如何從多方面提高DSP AD採樣的精度。本系統對剩餘電流的採樣精度要求比較高,採樣的範圍是20mA-1000mA,目前在硬體上我們通過剩餘電流互感器得到最初的電流信號,再經過採樣電阻轉達換為電壓信號,然後用精密整流電路進行全波整流得到0-2V的電壓信號送入DSP的AD埠。希望能夠在硬體和軟體上給與改進方法,提高採樣的精度。% @" I) Y: m& G& c3 q8 E
2 E8 T0 F! t! e

, \. l7 E+ |; d* t合作面議。能者與意者請email研發簡歷與chip123聯絡。
12#
發表於 2014-2-18 13:47:57 | 顯示全部樓層

設計CPLD/GPGA

【專案詳細】        7 V3 G3 e# x7 v, o: _0 c' C' O

3 Z0 X3 z3 w; \) [! S1 W1.案件說明:設計FPGA/CPLD電路,取代已停產之IC.5 I- x2 g3 {& V6 H$ r4 {
2.工作時間:30天,不含例假日。& a5 v# _8 j) f) E2 ^2 ?
3.工作地點:可在家自行作業,會提供接案者測試架及相關所需料件。9 Z  _* H4 v6 t4 r; j" V0 C
4.注意事項:確定接案者,第一次討論此Case請務必到我司面談內容及設計細節,接案者評估確定可接案後,會把專案資料、測試架及相關料件提供給對方。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:18 AM , Processed in 0.180010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表