原相科技選擇思源科技Laker L3 為標準客製化佈局系統

globe0968

2011年2月15日台灣新竹 — 專業IC設計軟體全球供應商思源科技今天宣布， 力晶科技(Powerchip Technology Corporation)採用Laker™客製化佈局自動化系統作為記憶體晶片設計的標準平台。力晶科技提供大量DRAM產品，例如DDRIII/DDRII DRAMs，並開始大量生產NAND快閃晶片。運用Laker系統方便好用的工具與自動化設計流程，提高其設計團隊20%的生產力。

' a2 p2 i) _; V6 `: }2 c7 u! B; _7 S透過讓開發部門內更多的小組都能夠享用Laker軟體，力晶科技提高了生產力，並且縮短開發循環，而加速現有記憶體產品與新一代高密度記憶體晶片的生產前置時間。力晶科技研發副總經理陸續博士表示：「我們公司藉由強化自己的競爭優勢，盡力使自己的產品陣容更豐富。Laker以設計卓越和省時為特點，讓我們的設計團隊能夠達成嚴苛的產品目標與交貨時程。」

! ~2 X; Z; E) Y2 o思源科技實體設計事業群副總經理李炯霆表示：「Laker是高度自動化的客製化晶片設計環境，具備全功能電路圖編輯器、Magic Cell技術以實現自動化裝置產生，還有完整的電路圖導向佈局流程以加速實體設計實現。這些功能與高水準的生產力息息相關，而且方便好用，讓力晶科技的設計與代工服務團隊能夠聚焦於自己的核心能力，並以更少的時間提供更優異的記憶體解決方案。」

globe0968

思源科技與Dongbu HiTek共同發表一系列LAKER PDKs 使客製化晶片設計更順暢

2011年3月8日台灣新竹 — 專業IC設計軟體全球供應商思源科技，與全球專業晶圓技術與服務領導廠商南韓Dongbu HiTek Co., Ltd.，今天發表一多年期合作計畫，共同開發一系列製程設計套件(PDKs)，運用Dongbu頂尖的製造技術，使客製化晶片的設計與製造流程更加順暢。兩家公司今天也發表Dongbu HiTek 0.18微米BCDMOS晶圓製程專屬的思源科技Laker™ PDK，未來一年內將會陸續發表更多PDKs。
3 C5 R& K( r, t3 |
4 J# [* v' D) {5 E, ]; @8 `4 J# o( N6 U此一率先獲得晶圓廠認證合格的Laker PDK支援Dongbu HiTek的0.18微米BCDMOS製程技術，讓晶片設計人員能夠整合高水準的電源與類比控制和邏輯功能，最適合應用在音響和馬達控制ICs、車用SoCs與LED驅動晶片等產品。此PDK包含晶圓廠專屬的元件符號、經過高度最佳化的參數化單元(PCells)、預先驗證的設計規則和最新的技術檔案。搭配思源科技的Laker客製化佈局自動化系統使用時，此PDK可自動化類比設計的實體佈局流程，提高設計人員的生產力，並縮短開發時間。Laker 0.18微米BCDMOS PDK現在已經在線上提供給Dongbu HiTek客戶使用。
; ^$ x. x+ r6 q. B4 B  a
( c' ]: E: g# M4 k3 N4 R2 E$ q% vDongbu HiTek副總經理Taek-Soo Kim博士表示：「我們的BCDMOS製程可應用在各式各樣的頂尖晶片設計中，並且為先進的類比與電源控制設計提供良好的基礎，以最佳化其效能或成本。透過將我們在晶片上的專業技術與思源科技的客製化設計工具相結合至Laker PDKs中，晶圓廠客戶們現在可以立即享受雙方的設計自動化與製造技術，依循驗證有效的道路而達成一次就完成晶片設計的目標。」
! {/ b1 W- y9 {/ @- F0 d, ^
1 j2 R  F* _+ J  d, I: ^思源科技實體設計技術與產品事業群副總經理李炯霆表示：「我們非常樂見Dongbu HiTek使用Laker工具而實現的成功夥伴關係，現在我們更期盼能夠在此合作基礎上，發揮Dongbu HiTek在專業化類比與混合訊號晶圓技術方面的優勢；雙方戮力合作，讓彼此的客戶能夠更輕鬆地設計和製造晶片，達成成本、效能與上市前置時間的目標。」

globe0968

思源科技與明導國際攜手合作  整合Laker 與CALIBRE REALTIME系統 領導業界邁進SIGN-OFF導向客製化佈局流程
$ D0 R3 u9 i$ @9 Q' P業界唯一以OpenAccess為基礎的Calibre DRC整合，加速邁向晶圓廠sign-off之路，並縮短客製化晶片的設計時間

9 J- l1 P# n8 \, ?. R2011年3月11日台灣新竹 — 專業IC設計軟體全球供應商思源科技今天發表其具備全新sign-off導向佈局流程的Laker™ 客製化佈局軟體，而明導國際(Mentor Graphics)今天也同步發表全新Calibre RealTime平台。思源整合Calibre RealTime至Laker系統，提供在Laker OpenAccess (OA)佈局環境中的即時設計規範檢查(DRC)功能，實現在設計建立時的sign-off品質實體驗證。這項獨家功能讓Laker使用者能夠以更短時間產生高品質的客製化佈局，即使在最先進的技術製程中，也能夠更快速地實現晶圓廠sign-off流程。Laker sign-off導向佈局流程已經開始支援最新版Laker OA軟體並已在市面上銷售。
7 H" x5 e# W' F
; T7 }- e: g4 {. U. w4 K思源科技與明導國際攜手合作，樹立了另一個提供以OA為基礎的客製化晶片設計解決方案的策略性里程碑，實現真正的相互操作性。Laker系統原本就透過專屬的自動化引擎與電路圖導向佈局流程，提供以設計規範為導向的實體設計。而將Calibre RealTime DRC整合到Laker環境之後，使其功能更上層樓，因為它同時具備通過晶圓廠驗證的業界最優秀OA客製化設計實現流程，以及可供晶圓廠sign-off使用的Calibre DRC引擎等優勢。Laker sign-off導向佈局流程是運用OA執行模型而建置的，讓兩個世界級工具配合得天衣無縫，兌現了OA相互操作性的承諾。

globe0968

明導國際行銷處長表示：「明導國際與思源科技了解客製化IC設計工程師在先進製程與設計規則擴張上所面臨的挑戰，並建議這些規則可以在Calibre sign-off DRC與Laker 客製化佈局的整合環境中被解決。OA執行模型（RTM）的應用程式介面提供Calibre 與第三方工具緊密結合的機制，並藉助Laker團隊豐富的經驗使用OA 執行模型作最佳的整合。」
  x* h6 }; s1 ~% m$ W+ q! X* B
Laker Sign-off導向佈局流程
+ T" Y% m4 W3 |) a
1 ]3 l2 W- R1 N思源科技實體設計與技術產品事業群副總經理李炯霆表示：「Laker讓客製化晶片設計人員能夠花費最少的精神，來實現卓越的佈局成果。明導國際的Calibre RealTime與Laker的整合也秉持同樣原則。設計人員可以運用sign-off導向客製化佈局流程，更快速地達成設計收斂，並縮短客製化晶片的整體設計時間。」
; c" o4 k3 n  {& l  _
思源科技與明導國際團隊密切合作，確保Calibre RealTime DRC方便好用，而且讓Laker使用者能夠立即上手。所有努力都聚焦於提供即時且簡易的操作，幾乎可立即獲得結果。設計人員每次在Laker佈局環境中編輯多邊形(polygon)、路徑或佈局位置時，Calibre RealTime都會偵測變更，並在發現變更時自動執行設計規範檢查(DRC)。無論何時，使用者僅需一次點選，就能執行更多規範或不同的規範集。此外，圖形使用者介面讓Laker使用者能夠輕鬆地定義客製化規範集與設計式樣，完全不必編輯「黃金(golden)」規範檔案。使用內建的Calibre RealTime錯誤檢討工具列，不僅可以獲得立即的回饋，而且所有錯誤導航都在Laker環境中。使用者能夠專注於建立DRC-clean佈局，不必像使用許多工具流程時一般忙著切換視窗了。

globe0968

思源科技新版VERDI偵錯軟體可完全支援UVM以提升驗證方法整合度
Verdi UVM程式碼與交易層加強分析功能，使SystemVerilog testbenches的偵錯更容易
8 ^5 C! l& B; T$ G  f
2011年5月2日台灣新竹 —思源科技今天宣布Verdi™自動化偵錯系統開始完全支援Universal Verification Methodology (簡稱UVM)。Verdi軟體在既有的HDL偵錯平台上新增全新的UVM原始碼與交易層(Transaction Level)訊息紀錄功能，讓工程師們能將複雜的SystemVerilog testbench結構具象化，以便輕鬆地進行先進系統晶片(SoC)裝置測試的偵錯工作。

UVM即將成為業界標準，可確保整合來自不同來源或運用不同方法開發的testbench程式碼(也稱為驗證IP)能夠重複利用並具備相互操作性。Verdi在整合的testbench與設計偵錯環境中加入新功能支援UVM相關偵錯工作，實現更高效率的交易層資料記錄與檢視功能，遠勝過目前UVM基礎架構所能提供的偵錯訊息。由於能夠在交易層中具體看到testbench與正在測試的設計之間更豐富的資料，Verdi使用者能夠更完整地觀察整個驗證環境，這在複雜的回歸測試階段(Regression Test)尤其重要。
# _7 c& i- C0 {4 W
! n7 U4 k0 P6 s+ `( z" t( t思源科技產品行銷處長李新基表示：「SystemVerilog具備獨特的優勢可克服驗證複雜性，而UVM提供實現更佳驗證相互操作性的基礎架構。我們的UVM支援結合了Verdi現有廣受業界採用的功能與更佳的UVM交易層記錄功能，萃取更多偵錯所需的關鍵資料。讓工程師以更自然的方式、更深入瞭解和分析testbench活動，進而判斷testbench或設計中是否發生了問題。」

globe0968

更佳的UVM建置

5 M% o/ i: p% f4 F0 z2 I思源科技在業界標準SystemVerilog程式庫支援之上完整支援 UVM原始碼。此外，思源科技在Verdi系統中提供了客製化SystemVerilog檔案，可清楚地記錄所有UVM元件之間的完整交易層紀錄到Verdi 的FSDB ( Fast Signal Database)。交易層訊息可運用於既有的Verdi波形工具中，或全新推出的序列圖表(Sequence Diagram)中。這種自動化機制免除了手工記錄的麻煩，不必也不必改寫testbench將交易輸出為文字訊息。
* Z/ ?- x  _0 D4 y- B, g  j
4 S0 @8 A, F" u7 p! ~嶄新的UVM testbench偵錯功能運用Verdi環境的多功能交易層偵錯環境，讓工程師能夠在模擬後快速地進行testbench與設計的偵錯工作。主要功能包括試算表式的表格檢視可以進行訊息的排序與過濾，方便好用的類別瀏覽器(Class Browser)可以瀏覽Testbench結構，還有自動化來源碼追蹤功能可以找出testbench問題的源頭。隨著UVM的使用不斷地演進並獲得廣大業界的採用，思源科技將計畫在Verdi加入更先進的動態資料記錄功能，並建立更多偵錯自動化功能。

globe0968

偵錯產品的領導廠商開放其設計智識平台，使用者可在系統晶片的設計及驗證流程中開發並重複使用客製化的Verdi協作應用程式

2011年10月3日台灣新竹 —全球IC設計的EDA供應商思源科技今日發表了Verdi協作應用平台（Verdi Interoperability Apps, VIA），這是一個在Verdi自動偵錯系統上建立及分享客製化應用程式的開放式平台。這項由思源科技所提出的創舉，是EDA業界走向開放架構及著重各軟體間相互操作性（Interoperability）的重要里程碑。此平台讓使用者能在業界最受歡迎之偵錯軟體的智識資料庫中任意提取設計資訊，並建構了免費的交流平台讓工程師們分享開放來源碼的應用程式。
0 w4 L7 P. P1 L& }, `' Z
" [  K" z% @) p& ]+ ZVIA交流平台包含了最新設計並可連結思源標準資料庫的應用程式介面（API）與一個專屬網站：www.via-exchange.com，該網站可讓使用者下載VIA介面、程式工具、以及能在建立Verdi客製化程式時使用的元件庫。目前已擁有超過六十個函數（functions）和程序（procedures），以及三十支以上的應用程式提供下載。這些程式是由思源科技的工程師們，Verdi的使用者，以及包括了Avery Design Systems, NextOp Software, Inc., Real Intent, Source III, 和 Vennsa Technologies在內的合作夥伴們所提供。

globe0968

思源科技驗證產品事業群副總許有進博士表示：「現今的系統晶片設計的驗證流程需要關於設計結構和行為的大量資料，而分析這些不同領域之間的內在關係對於一個完整的流程來說是極為重要的。要解決這個複雜的問題，需要將各種不同的商業軟體以及客製化工具緊密的結合在使用者的流程中。而我們的VIA交換平台提供了開放式的架構以及完整的相互操作性（Interoperability），可以為所有的Verdi使用者以及應用程式開發者解決這個問題。」
0 s4 _) J" J. w/ Q+ X6 Y
      瑞薩電子技術發展中心共通EDA平台發展部的部門經理Mr. Toshinori Inoshita 表示：「我們將Verdi視為標準的偵錯工具，並廣泛地使用在各個區域，而透過VIA交換平台，我們得以將Verdi的功能最大化。藉由VIA程式的幫助，我們針對我們的環境將Verdi客製化，使其更有效率而且更容易使用。特別是在萃取資料的應用上，我們能利用Verdi豐富的設計資訊以幫助偵錯，並提供我們的工程師們一個標準的設計平台。」
8 b; e- }4 G/ w' }' Q/ A/ M
* l# m! A  ~# W) |+ EVerdi客製化的開放式平台
思源科技旗下獲獎無數的Verdi軟體是一套可加速理解包括了智慧財產組塊（IP）、設計區塊（modules）、以及系統晶片（SoC）等設計內容的全自動偵錯系統。這套系統建構在包括了專業資料庫、分析引擎、以及各種應用介面的統一設計智識（design knowledge）平台上。此平台能透過編譯、提取並保存需要的設計資料，進而充分展示存在於各個不同的設計、斷言、以及系統測試元件間的功能運作和互動關係。

globe0968

隨著VIA交流平台的發表，思源科技開放了儲存在其設計智識資料庫（KDB）和快速訊號資料庫（FSDB）中大量關於設計、模擬以及分析的資訊。藉由在思源的第三方工作夥伴軟體上使用這個經驗證過的相同介面，VIA交換平台的使用者可以將設計智識（design knowledge）應用在他們為其設計流程量身訂作的應用程式中。這個介面包含了開放來源碼的工具指令語言（TCL）程式以及C++程式，使用者可以很容易地建立有關設計理解、驗證和操作的應用程式。思源科技同時也提供了快速入門的操作手冊，以及一系列的訓練課程和諮詢服務，以幫助試用者學習並建立應用程式。

VIA交流平台推廣重複使用的概念
6 R5 ~+ l6 _7 T( {VIA交流平台的網站已於七月廿四日上線，其中包含了Verdi開發工具、操作文件以及程式集。所有的程式都是以來源碼的格式撰寫，並授權使用者修改和重複使用。目前選出的程式涵蓋了包括設計查詢、工具及設計流程整合、設計風格及規範檢查等各個面向，思源科技對這些程式提供評級，使用者可快速了解哪些程式最常被使用。網站並提供了使用者論壇，工程師們可在論壇上互相交流並獲得及時的互動。
1 P: Y; H2 i# q
& ^, |1 |/ w9 B, t: e& zVIA交流平台已在Verdi使用者社群中廣泛獲得好評（請參考 ＂VIA Exchange Launches with Industry Support＂）。在今年八月上旬開始一系列Springsoft Community Conference (SCC) 技術研討會中，VIA交流平台首次被介紹給使用者們，並成為研討會中熱門的討論議題，而在接下來即將在美國加州爾灣、德州奧斯丁、以及加州矽谷舉辦的研討會中，VIA交流平台也將被持續地介紹給使用者。思源科技期望VIA交流平台的參與者能夠持續成長，並鼓勵參與者至http://www.springsoft.com/techno ... echnical-papers/via 下載思源最新的技術白皮書，以認識此平台的技術背景與實現方法，以及其所能帶來的各種優勢。

globe0968

2012年6月6日台灣新竹 — 專業IC設計軟體全球供應商思源科技(SpringSoft, Inc.)今天宣布，該公司實體設計事業群副總經理李炯霆獲選加入晶片整合倡導組織(Silicon Integration Initiative，Si2)的董事會(2012-2013)。Si2是業界頂尖半導體、系統、EDA與製造公司的最大組織，致力於開發和推廣標準以改善積體電路設計和製造的方式，以便加速上市前置時間、降低成本，進而克服次微米設計的挑戰(www.si2.org)。

3 {' c4 ]  E! n, g; W! T1 B李炯霆將為Si2董事會貢獻超過25年的EDA與半導體業界經驗。在擔任思源科技研發副總之前，曾經是Nanovata Design Automation共同創辦人兼執行長，並歷任Nassda、Avant!、PiE Design Systems, Inc. (後來與Quickturn Design Systems, Inc.合併)、AMD與AT&T貝爾實驗室等的各種經營管理與技術開發職務。李博士擁有台灣大學理學士學位，以及加州大學柏克萊分校電子工程博士學位。

3 s5 W  q0 ]* D/ b, u" dSi2總裁兼執行長Steve Schulz表示：「思源科技建立了自己在提供開放、可相互操作解決方案的領袖地位，對OpenAccess的長期貢獻就是鐵證。我們歡迎思源科技與李博士加入董事會，並期望他們能夠發揚自己的全球業界思維與協同作業方法，這兩者都是確保Si2任務永續成功的關鍵。」

; E0 v" u) c5 W4 I% o( r思源科技李炯霆表示：「Si2的工作對於發展晶片開發方法非常重要，也是業界未來成功的關鍵，本人很高興能夠擁有這個殊榮加入Si2董事會。我期望能夠幫助Si2帶動開放標準灌注到實務解決方案中，以實現更高的相互操作性、更快速的創新、和新一代IC與SoC設計。」