|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。2 z, V4 k6 P/ V# G) B) Y0 y
0 ]) l9 {8 v: ^* _+ W" _) |; H0 k
新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。
5 V3 W C$ ^1 p5 f
' C" ?0 I2 S& O$ a4 f4 ?8 hLTC2165/LTC2185/LTC2195特性摘要
, J, `) j$ P4 p•- 16位元, 25Msps-125Msps ADC( j! s& _5 z* {4 t: w
•- 76.8dB SNR, 90dB SFDR
2 o7 v0 L& G U& n/ n j -低功耗: 185mW/Ch (125Msps) 2 Z! G, o/ \1 h
-單一1.8V供應
. a+ q: B0 \: z' L2 b. u# }$ Y-彈性的數位介面 % J2 g/ x; n; P
o LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 0 S( t: h6 M. y6 c8 @9 l$ Z2 `
o LTC2195: 串列 LVDS1 H7 M, r8 K1 H+ @% b
-可選式輸入範圍 : 1VP-P至2VP-P |
|