採用傳統FPGA原型板偵錯流程是不符實際的作法？有更靈活的驗證方法？

atitizz

& O& s/ L# p5 Y3 k
記憶體如何驗證
/ H% l1 l0 h1 [7 q. m; n/ `- C( X關於FPGA版驗證問題
8 C# k) s1 I0 c: f/ j請問如何驗證電路？
0 q3 A' l% v9 r; q! p2 P2 \, |如何提升驗證速度
關于FPGA驗證,徬真的問題...

思源科技推出 新產品PROTOLINK PROBE VISUALIZER 加速 FPGA 原型板的驗證作業
. {+ _8 @. C: n; u偵錯技術領導廠商針對現有及客製化機板，提供即時的設計能見度與 RTL 偵錯功能，實現迅速的原型驗證與早期 SoC 系統檢驗作業  
+ J: @' U$ ^8 \, }/ f9 F

2011 年 5 月 23 日台灣新竹訊 —思源科技 今天發表ProtoLink™ Probe Visualizer，這款產品能夠大幅提升設計能見度，同時簡化 FPGA 原型板的偵錯作業。新推出的 Probe Visualizer 採用創新的專利互連技術與軟體自動增強功能，搭配領先業界的 Verdi™ HDL 偵錯平台，不僅能夠縮短現有或客製化設計原型板的驗證時程，還能夠提高FPGA 原型板的投資報酬率而將其運用在系統晶片 (SoC) 設計的早期檢驗階段。
& o! W- A6 ~7 `6 S$ y/ a, l6 k4 b
) O* C3 {. d  ~9 W& W3 T+ K7 N! g% `由於原型板的速度快與成本低廉，已被廣泛運用來驗證關鍵設計模組或整套系統是否正確運作。然而，原型板向來設置不易，且缺乏訊號能見度，因此在研發過程中，機板配置作業經常延誤，或侷限於使用在開發階段的後段。思源科技的 Probe Visualizer 能夠探測眾多訊號並儲存大量時脈週期 (cycles) ，且能透過迅速的探測ECO (probe ECO) 流程，輕鬆地新增/改變訊號，同時運用思源科技的 Verdi™ 自動化偵錯系統，加速暫存器轉換階層 (RTL) 的設計偵錯作業，解決了上述窘境。

atitizz

4 Z0 Q- j( T3 l6 i2 M, s9 f
5 F- E' o; a  ]思源科技看好原型驗證市場，即日推出 Probe Visualizer：這款產品不僅是思源科技屢獲肯定的驗證加強產品系列的生力軍，也是思源科技「加速複雜 SoC 設計功能收斂」使命的重大里程碑。
4 ?$ _5 s, T& N; {! J- G2 A
6 P" V/ |2 G( f# P( \1 ^& k思源科技驗證技術與產品事業群副總經理許有進博士表示：「隨著 FPGA 的容量與效能益趨龐大且出色，越來越多的企業轉用 FPGA 原型方法進行系統層驗證作業。然而，設計複雜性與偵錯能力仍是妨礙原型配置的關鍵因素。Probe Visualizer 減輕原型研發人員與 SoC 團隊沉重的驗證負擔。這款產品使用以軟體為基礎的直覺式方法，達到高水準的設計能見度；從早期 RTL 設計階段到最後的設計實現階段，協助您更輕鬆地進行原型板偵錯作業。」
. \, M4 U6 S( n0 A
/ n" D- d3 F8 @$ \' g1 W  b工業技術研究院資通所吳文慶組長表示：「考量到多重處理器 SoC 設計的複雜性，由於設計能見度不佳、偵錯週期冗長且需要不斷地重複作業才能夠變更探測訊號 (probe)，成本所費不貲，因此採用傳統 FPGA 原型板偵錯流程是不符實際的作法。思源科技的 ProtoLink Probe 讓我們能夠運用更靈活的 FPGA 驗證方法，並且在原型板上使用 Verdi 偵錯工具。初步成果讓我們信心大增，期待能夠將這種即時能見度以及更迅速的偵錯優勢，運用在更多系統原型上。」

atitizz

能見度更高、偵錯更迅速
7 r. J, e; A0 h+ U1 U0 J& ^Probe Visualizer 協助使用者增加探測訊號的數量，從數十個增加至數千個，能儲存探測訊號資料長達數百萬的時脈週期，並且只需幾分鐘時間即可新增或變更探測訊號，不需要重覆進行冗長的設置流程。您也可依據需求配置思源科技的 Siloti™ 能見度自動增強系統，決定需要觀測的最低訊號組數量，達到最佳的設計能見度。探測訊號資料會儲存並上傳至思源科技的 Fast Signal Database (FSDB) 中，供偵錯作業使用。

Probe Visualizer 與思源科技 Verdi HDL 偵錯平台密切整合，只需一次設計編譯作業，即可使用 Verdi 系統的進階具體化與自動追蹤功能。工程師可以跨多個 FPGA 檢視波形，進而分析設計行為，並且在他們最熟悉的 RTL 程式環境 (context) 中找出錯誤的原因；與傳統方法相比較，偵錯時間大幅縮短一半。在需要時，只要由 Verdi 環境將額外的探測訊號 (probed signal) 拖曳至 Probe Visualizer 即可快速看到結果。由於可使用 Probe Visualizer 透過整合式版本管理 (revision management) 系統來追蹤探測 ECO，因此在偵錯過程中，也能夠依照需求迅速追溯至特定的版本。

功能齊備，操作便捷
Probe Visualizer 可在一般工程工作站上執行，其中整合了軟體、硬體以及特定 IP，來執行 FPGA 設置作業、探測訊號調校與介面工作。軟體能夠將預先區隔的 FPGA 設置流程自動化，並且在每一個 FPGA 內植入小型 soft IP 區塊，以萃取預先選定的探測訊號。而硬體介面套件提供一切作業所需，將執行 Probe Visualizer  軟體的工作站連結至原型板。其中包括客製化的 ProtoLink 介面卡，可連結至 FPGA 原型板上常見的 J 連接器 (J-connector) 或 Mictor 連接器；以及將介面卡連結至工作站的高速光纖通道。介面卡具備內建探測訊號記憶體 (Probe Memory)，可儲存所有探測資料，絕不占用 FPGA 資源。