|
ASIC工程师
, f/ q2 `4 ]& y! N2 L* O公 司:High-technical IC supplie with commercial FPGA intellectual property0 x5 |" M2 P9 {3 ?+ x1 W) W! C( _
工作地点:北京
8 s4 B3 I1 B6 {& {: e8 H
( O- s9 V: O( t& q职位描述
- E2 D9 a; w3 a1 _1.微电子相关专业硕士学历, 3+年ASIC前端工作经验(不含在校、实习); ( m% b' k; W1 Q2 |, i3 F: \( a: N
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
7 T: x. ^- d. i4 D8 ?3 d3.精通verilog语言,能够独立完成verilog module design,拥有良好编程习惯codingstyle。
( `& q5 ] W6 I$ k5 |4.能够独立完成单元级仿真,在系统仿真中承担部分工作。
' Y# N% n0 Y* H; Y. Z' C5.至少1次成功流片经验。
z9 X, O: R9 a ^3 Y$ {6.对synthesis、sta、dft等有一定了解。
0 b+ J+ l9 Y/ {+ ^7 U7.良好的团队合作精神 ; t! @* @' K7 O% U
3 D+ X* Q3 h& g/ o. K2 {: R
职位要求
' A6 `$ D7 E v: R2 J8 M1 A全部或部分满足以下条件者优先考虑:
/ r- \1 E6 a* F1.有在大型asic公司工作经验,深入理解其企业文化。
, s$ _0 H/ x8 ]9 N2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。 ; V$ x6 |9 i* a! g2 S
3. 丰富的fpga emulation经验,能熟练进行板级debug,编写调试简单driver。
! Z* B& j# ] T4.对芯片系统架构有一定理解,能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验: " `5 O8 T" v+ C9 F% `" \
ARM/MIPS/8051 CPU及其架构, ) G0 k8 X3 l7 B; u, [" i7 W
AMBA(AXI/AHB/APB) 总线、OCP,
& p; f M/ ~' RUSB(3.0/2.0/1.1, / P) w1 k9 ?7 o& T5 ~
NAND/Nor Flash/S-flash controller # l, y" @5 Q- r% a
DDR(2.0/3.0)controller/PHY
) I* M. ~2 c8 h0 @# r& c) L7 Jlow power design,
$ N4 ~0 g5 ?* R2 [4 N, |! echip level clock/reset generation and control, - [4 x0 D, ~# \
SD card controller, SATA,sim card 9 R0 ~' S: v/ s6 M& S, M" B
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
9 n: P+ r" @5 n: d* W( y7 d8 O9 o5 }Ethernet,
e( p3 m( u+ j' R2 X" OJTAG, etc. |
|