請教設計OP的一些問題!!

TITANorz

我也是初學者
& m0 r7 }5 o" l+ Y$ f5 q
我說說我的看法

(1)我也是這樣算的所以沒錯吧。VSD(sat)就是Simth講的Overdrive-Voltage

5 D2 ~; p! h% E9 o2 i5 Z& v- d% O這個值一般是0.1~0.3都有，值越小增益越容易做高，當然，會跟頻寬互相限制。

而且每顆電晶體依照它需要貢獻給電路的特性不同，它的Overdrive也會不同。
  j# Z8 N) i8 a' o
4 t8 {6 Z; F6 }(2)以Two-stage來講的話，我都會把Vout的DC電壓盡量設計成0V，減少System-Offset。
4 z. i* k! e: b- B
而且因為大的VDS會拉高ro，所以增益也會拉高。

Vout範圍的話我都是抓VDD-VSD6(sat)<=Vout<=VSS+VDS7(sat)，但實際模擬會超過這個值。
! k2 {' H( f3 {$ e+ B
$ {( Y. m, w/ y) G& w(3) 1. 十倍快應該是Settling Time=1us，則SR=10V/us
' I7 |% n! M$ k* l/ {/ G
) H  `1 v$ a9 e6 o! K     2. 這個意思應該是說，輸出電壓的擺幅是供應電壓的一半。比如說，VDD=2V、VSS=-2V，
! |+ T: a$ G# c# g8 A8 h6 S            那Vout的swing就是-1V~+1V，其實就是說你加入的Step的Swing是-1V~+1V。(我想啦~)
# U' r( K6 f, ^7 V4 m
8 b5 N! m5 t: `& T. j) F7 V; R  }以上，如有謬誤請不吝指教