Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8008|回復: 4
打印 上一主題 下一主題

[問題求助] 請教設計低壓降線性穩壓器(LDO)的問題!!

  [複製鏈接]
1#
發表於 2010-6-8 19:37:03 | 顯示全部樓層
说说我的理解,不同意见或者有补充的非常欢迎!, r6 P3 o& n$ k" C! X3 G
问题一:VREF的取值与实际有关,比如power mosfet之路的静态偏置电流,采样网络电阻阻值的考虑ea的输入对管类型,特殊补偿的应用(如phase lead compensation)等等。。。选取其实很灵活。。。* r( S# W& v  o
问题二:op的指标选取取决与你设计的ldo的性能,如line/load regulations,ripple voltage,transient response.......! W% v: r6 H! m
问题三:power mosfetd的w/l的选取,是由dropout voltage ,最小vdd,ea的输出摆幅决定的,我设计是最小vdd,ea的最低摆幅,稳定输出并提供最大电流的时候的w/L,这可以仿下单管就可知道w/l的选择~: P; \/ D( z: b. h# _
问题四:可以根据选择的W/L,cox在选定工艺的情况下也可以知道,加上弥勒项就是最后的Cpar,当然不同负载情况下有些不同,但是可以这样估算。最简单的方法是跑op的时候直接看power mosfet的Cgtot的值!
' {$ \& p4 k/ l0 [. m& X# i6 |: l. }# N
强烈欢迎大大指正!!

評分

參與人數 1感謝 +6 收起 理由
aquariusyi + 6 感謝分享:)

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 02:20 AM , Processed in 0.126016 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表