|
除非商用SRAM cell再也不會soft error (cause by energized partical 放射性粒子, 也就是alpha/ beta/ gamma射線), 7 s8 T! k7 K6 Z
再則一般ECC是用在user data bit上, FPGA routing用的configuration bit是沒有ECC的, 就算有, 是多久會check一次?
( B4 L% h! ?0 P, A! JLUT ECC時會加耗多少功率 (一般FPGA燒錄時功耗驚人), 系統電源設計時是否需要保留該餘裕?/ e0 v$ ~4 S* T% T3 n
. _' q4 o E& j/ K
軍用系統或Aero space航空器要符合MIL spec, 很多時候系統本身就有redundancy, 如兩套電源, 兩套系統, 隨時可5 X/ ~- T% ~& B2 x6 Z! Z
online hot swap, 甚至運算時都是兩套系統同時計算, 即時比較結果, 不一致馬上打回重算. 這種系統就算用了FPGA
9 R. R- H' |7 ~+ q發生軟錯誤, 也可從備援1~備援n的平行系統得到正解. 更何況軍用SRAM base FPGA通常採用特殊製程的radiation-hardened 5 t& }) o, u% `$ B/ Z& ]/ f. G) F; i* l
FPGA devices, 其成本也是非一般人能承受的.2 n( p4 i, Y0 b* [, E6 V+ `
& ]& J) k/ b5 _- j9 T
至於FPGA SER (Soft Error Rate) 有多大機率, 可以看看這篇papper: "An Analytical Approach for Soft Errot Rate Estimation of SRAM-Based FPGAs"& @& Z4 b2 X0 }" x$ R# v* g5 B% i) E
http://klabs.org/mapld04/papers/p/p221_asadi_p.pdf |
|