|
|
為了推動包含ARM®處理器和多個CEVA DSP的先進多內核SoC的開發，CEVA已經增加了用於ARM AXI4互連協議和AMBA 4 ACE快取記憶體相干性擴展的廣泛的CEVA-XC架構框架支持。這可大幅簡化SoC設計時的軟體開發和除錯過程，同時減少軟體快取記憶體管理開支、處理器週期和外部記憶體頻寬。整體的成果是在SoC中的處理器之間形成更緊密的整合，從而提升整個系統的能效和性能。
- m: G- V% z% y9 r" ~( k; s6 J
% G& Q I3 k2 o) X完全支持向量浮點運作
) s9 C3 U. b7 C' g% H" H- f) Z
9 g- | x n: X4 I/ k' w8 w- tLTE-Advanced 和802.11ac標準採用了多輸入多輸出(MIMO)處理技術，讓系統可利用多個天線來傳輸和接收資料。為了在處理這些複雜資料流時達到超高精度和最佳性能，除了傳統的固定點功能之外，CEVA在CEVA-XC向量處理器單元中還增加了浮點運作支援。浮點運作具有完全的向量元件支援，在每個內核週期中處理多達32個浮點運作，以滿足最嚴苛無線基礎架構應用對性能的要求，除了這些提升功能之外，CEVA還推出用於高指標MIMO的專用指令集架構(ISA)，包括802.11ac 4x4用例支持，進一步擴展其在技術上的領導地位。
, v1 ?4 s8 v8 u4 B8 c T* R2 c' j* v4 [% k# I8 G
用於無線數據機的全套超低功率輔助處理器6 k# H# \2 g, q( _, G
* `$ J# q7 E, s; ]6 y為了進一步優化先進無線系統的低功率和性能，CEVA推出了一整套緊耦合擴展(tightly-coupled extension, TCE)輔助處理器單元，這些輔助處理器滿足了數據機對功能的需求，通過使用與CEVA-XC緊耦合的硬體來實現更高的性能，目前CEVA的TCE包括：
% V/ f! ^( c6 E& s: c* A4 z- e5 l4 K
• 最大似然(Likelihood )MIMO檢測器(MLD)
; ]3 D4 B# U$ Q8 z. ]• 3G de-spreader單元5 D: _1 @) F- \1 G( |7 R# }
• 帶有NCO相位檢測的FFT0 C6 V8 \, X# v
• DFT" |6 n7 ]; [& d- j" V* b* g
• Viterbi$ _4 l: x4 I* H* T
• HARQ組合，以及
. J6 }& a/ e" c: S( z; k7 Q; b• LLR壓縮/解壓縮0 v: }! G4 p) Z3 i E* s
5 y( X* Z8 r& c4 Z這些緊耦合擴展使用DSP記憶體和輔助處理器之間獨特的自動低遲滯資料通信管理來實現，以便將DSP干涉降到最少，並且實現真正的並行協處理功能。CEVA所提供的這些TCE是完全整合且優化的數據機參考架構之一部分，以使用者設備、基礎架構和Wi-Fi應用的獲授權廠商為目標，其目的是在降低整體的功耗並大幅降低客戶的開發成本和縮短上市時間。
2 v' Z: }* @5 g5 T2 `5 G0 x, y5 n3 X1 r& m3 ]
CEVA市場行銷副總裁Eran Briman表示：“ 今天推出的一系列用於CEVA-XC的技術將大幅提升以無線應用為目標的多內核DSP SoC設計的性能、功耗和上市時間。在制訂規範過程中，我們與手機和基礎架構市場的業界領導廠商密切合作，以確保我們的IP超越無線產業所需的嚴苛規範要求。我們結合MUST多內核系統技術、向量浮點運作支援、ARM最新互連協定的全面支援和大型特定功能緊密耦合擴展集，進一步增強了CEVA在通信DSP技術方面無與倫比的領導地位，並且為開發用於LTE-Advanced、Wi-Fi等應用的高性能系統提供了全面性的解決方案。” |
|
IP卡
狗仔卡
發表於 2011-8-31 12:00:01
顯身卡
