採用傳統FPGA原型板偵錯流程是不符實際的作法？有更靈活的驗證方法？

mister_liu · 發表於 2011-8-5 11:20:34

思源100年第二季每股稅後盈餘新台幣0.65元

（新竹科學工業園區訊）思源科技（2473）今日公佈一百年第二季財務報告，本季合併營收為新台幣561,083仟元，合併稅後純益為新台幣134,453仟元，稅後每股盈餘為新台幣0.65元，合計上半年稅後每股盈餘為新台幣1.32元。

在美金持續疲軟下，單季合併營收與九十九年同期及前季相較仍分別成長8.4%及2.1%;本季合併營業利益率持續成長至28.2%，較去年同期之23.6%及前季之26.7%明顯上揚，而稅前利益與九十九年同期及前季相較則分別成長0.9%及4.5%。受到本季營收主要來自歐美地區之影響，本季稅率較去年同期及前季提高，本季合併稅後純益為新台幣0.65元，表現符合公司預期。

『公司不但順利達成上半年度銷售目標，目前看起來仍對未來兩季目標達成保持樂觀』，思源科技營運長鄧強生表示，『同時我們也在第二季推出新產品「ProtoLinkTM Probe Visualizer」，這是針對以FPGA構建的設計原型系統所提供的偵錯系統；業界近來大量使用FPGA原型系統來進行產品測試驗證，不過因為缺乏對FPGA原型系統內部信號的觀測及偵測能力，經常導致產品驗證進度落後，影響產品上市時間。思源科技所推出的「ProtoLinkTM Probe Visualizer」將徹底改善這種情況，大幅加速FPGA原型系統驗證工作。』

mister_liu · 發表於 2011-8-9 16:58:05

凌陽核心科技採用思源科技的ProtoLink Probe Visualizer加速多媒體晶片的原型驗證

2011年8月9日台灣新竹 —專業晶片設計軟體的全球供應商思源科技今天宣布，凌陽核心科技（SCT）已採用思源的 ProtoLink™ Probe Visualizer 產品來加速其監控晶片的原型驗證流程。這些從事可程式化編碼平台的台灣晶片設計公司的工程師們，已開始感受到在65奈米設計原型中偵錯效率的飛速成長。

凌陽核心科技生產可廣泛應用在多媒體上的32位元嵌入式處理器以及VLIW架構的DSP晶片，並提供了包括網路、聲音、影像編解碼器（Codec）在內的種種強大功能。為了確保這些晶片正確的運作，S2C的FPGA原型板被用來進行硬體驗證、軟體整合，以及針對智慧財產區塊（IP）、設計模組、和整體晶片間的系統驗證。另藉由採用思源科技的ProtoLink Probe Visualizer 及其能與S2C原型板連結偵錯的功能，凌陽核心科技的工程師們得以提高設計中的訊號能見度，並大幅簡化在高速低耗能晶片與數位相機、LCD螢幕、麥克風、喇叭等各種系統間的連接介面之偵錯流程。

mister_liu · 發表於 2011-8-9 16:58:14

在最近的設計專案中，思源科技的ProtoLink Probe Visulizer讓凌陽核心科技的工程師們得以在多達一千五百萬的時脈週期中擷取四百個以上的訊號，並僅僅花費數分鐘就能增加或改變十個以上的訊號探測點 ── 節省了原本需要花費工程師數個小時重新設定的時間；同時藉由使用思源科技的自動偵錯產品Verdi™ Automated Debug System，便能在暫存器交換層次（RTL）迅速的找出設計錯誤發生的真正原因。除此之外，工程師們不再需要手動比對邏輯閘層次（Gate-level）和暫存器交換層次間不同的程式碼來進行偵錯，這種FPGA廠商提供的傳統偵錯方法極易發生錯誤且會耗費大量時間。

凌陽核心科技李桓瑞技術長指出：「現今多媒體晶片拓展了功能性和系統整合的界線，並為下一世代的高品質智慧監控系統帶來動能。因為這些晶片比以前更複雜，如今原型驗證已成了晶片開發方法中非常關鍵的一部份。正當目前FPGA廠商提供的偵錯方法無法適當應付這種重大的挑戰時，思源科技的ProtoLink Probe Visulizer 幫助我們減輕了這個驗證上的重擔 ──它提供了更好的訊號能見度，並縮短了三分之二的偵錯時間，使得整個偵錯週期能在一週內迅速的完成。

思源科技資深處長茅華表示：「對於像凌陽核心科技這類的公司來說，設法不讓設計的複雜度和偵錯工具成為原型驗證上的障礙是極重要的事。ProtoLink 使用了直覺並以軟體為基礎的技術，能夠有效的降低在FPGA原型板上進行設定、確認、偵錯所花費的時間和人力，而能更快速的將設計原型運用在驗證週期中。我們很榮幸看到凌陽核心科技的工程師們達成目標，並對繼續使用ProtoLink Probe Visulizer 在新的設計專案中，以獲得更佳的產能和有效縮短上市時間的優勢充滿信心。┘

		自動登錄	找回密碼
密碼			申請會員