在Layout時最花時間的工作是....

yhchang

最花時間的應該是  給你的空間不夠
* r5 ]8 T" c/ w0 Y你勉強把東西 塞進去之後  好不容易做完
5 E7 E- \$ C, t7 r, h& @$ D/ C. h結果電路圖又變了  你就完了

yhchang

以我們公司來說
一直改圖對LAYOUT來說是最花時間的
或者是 沒有看清楚 RD寫的NOTE
導致LAYOUT雖然能過LVS 但是LAY法卻是錯誤的
. F! m+ Y3 B; C) v/ q; s
有時候我們公司RD也不想讓LAYOUT一直改
+ `! h9 z/ n9 ?* l只是因為有時專案太趕
3 f/ `. l& _" ]6 |  P, N所以只好跟LAYOUT同時平行做
( c+ c" G0 Y  m$ N: r$ {9 N3 S這樣就容易電路常常會大翻盤