請問如何將寄生電容~寄生電阻降到最小

1^#

發表於 2008-2-4 13:29:46 | 顯示全部樓層

回復 1# 的帖子

因為一個電路裡面的MOS SIZE早就已經被設計者決定了
所以 MOS本身對地的電容一開始就產生了
LAYOUT唯一能降低的應該就是電路中各個MOS的總連線長度要越短越好
總連結的次數要越少越好這樣子寄生RC就會降下來

回復支持反對

GMT+8, 2024-5-29 07:51 AM , Processed in 0.119515 second(s), 16 queries .

Powered by Discuz! X3.2

		自動登錄	找回密碼
密碼			申請會員