|
回復 1# 的帖子
CP 只能做一些初步 良率的分析
& K# o; f& x1 F+ u% K( M知道 CHIP Function 有沒有過
; o+ c9 y" j4 w' F6 l* Y稍微量一下 Current SPEC有沒有過...
9 m4 i+ P4 D2 k: f$ `" z. g2 |有沒有什麼大的 Bug 跑出來?+ R8 V8 L) T2 r: S
可是 真正的速度及效能 就得要 FT 才能知道+ z, U1 M! A+ x$ L
$ n8 m3 L( \) \' T- Y; \- h因為 封裝 的時候 對 CHIP 會有 Stress壓阻效應 還有 高溫低溫變動大的效果出現....
V. S: v! B; `9 jFT後的 CHIP 就跟有 西曬的房間一樣 夏天像 烤箱 冬天像冰庫....: c* D' X. K3 s: U
此時的 Device 特性會偏移比較嚴重 , 比如 Bandgap 就很容易有 Die-to Die或 Lot-to Lot Variation1 b h2 H p& ^+ {, T
Vbgr 參考電壓 會漂掉....所以 CP與FT其實差異還蠻大的 兩者良率差距大3 q( p) }& P4 ]0 k8 ~1 R
如果測試沒問題的話 那問題還是得 丟回給 元件或研發工程師去解決....9 @' k9 L+ I( ?2 U9 c' r4 L, O
- R5 R$ h) n- ]2 D' h大部分 IC測試廠 都得等 FT過了 才敢送給 客戶跨... |
|