是否畫不同類型的電路就會有不同的積體電路佈局考量?

yhchang

最近我有一個朋友去面試
8 ~4 f7 A0 t5 f: A1 L* _他跟主管說  他在公司都畫 Bandgap/Charge pump相關的類比電路Layout
% B/ B( D; j% ^! K$ j% `' I  R+ a
6 d% ~5 u, T3 }! ?( f結果被該主管批評 那只是 DC to DC converter的 Layout
並非是類比電路的Layout

. p% `) H) |# g( d因此小弟會有個疑問, 難道各個不同種類的電路
2 n! g! @: {: G0 Z8 S- Y! MLayout的考量就會大不相同嗎?

* o- i, k) G% ~2 U7 K: v' a不是只要能畫出 可以解決 Device mismatch 以及較能抵抗 Process variation的
- }( d, ~4 k3 k5 SLayout就可以了嗎?

yhchang

那請教一下
畫哪些種類電路的Layout
才算是畫 Analog 電路 Layout 呢?