Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6166|回復: 4
打印 上一主題 下一主題

[問題求助] charge pump PLL中三階LPF電阻電容布局的問題

[複製鏈接]
1#
發表於 2007-12-11 11:23:28 | 顯示全部樓層

學習在學習

我本身也是做pll的我覺得charge pump與vco的layout佈局是會引響整個performance' A2 F6 E  q9 }1 P" m  X+ A, Y
其實layout出來的電容和電阻跟你tapeout回來的值本身也會有一些差距,除非是你很在意你的
; {2 W! |% b+ j  o) \pole,zero的點,那可以考慮common centroid的畫法,去降低process variation
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:17 AM , Processed in 0.163009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表