設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › 如何使用 SYNOPSYS™ DesignWare 加速系統級晶片之 ...
返回列表 發新帖
查看: 44830|回復: 58
打印 上一主題 下一主題

如何使用 SYNOPSYS™ DesignWare 加速系統級晶片之設計-心得分享

  [複製鏈接]
eel
1#
發表於 2007-9-13 13:33:18 | 顯示全部樓層
One of the problems of Hard IP reuse is the process migration,
, S' y# f: W7 r$ ~( N7 e
$ w# _( u1 x( p6 O- T) q; Adid you ever  heard any EDA tools about the Auto-layout migration?
回復 支持 反對

使用道具 舉報

eel
2#
發表於 2007-9-13 13:36:53 | 顯示全部樓層
閱讀權限 10,可憐的向網二兵，faint
8 T+ j* M. t. ^" S* y
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 06:18 PM , Processed in 0.141518 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表