|
重點是IC Layout 是不容出錯的
; S) Q+ N7 W" K2 ~1 U9 j一次投產的Wafer 費用少則百萬 多到數千萬
5 @' H) y) Q X: C而且IC Layout 重在經驗的累積, 雖然 P&R Tool 日益精進1 w' V; f9 w9 o7 Y( `# |" \9 d8 |
但是許多 Know-How 真的不是上課學得到的
! Y+ K) a! C# n一般若不是研究生很難有足夠的上機時數9 K9 T! [" q- w" W% X5 N
而且研究生都有學校工作站自己的帳號
! y: Y8 X6 Q" j% n6 B( E一般外訓課程上機有多少時間?: g$ Z$ t+ E8 h' Y
不管如何,若是公司有意培養IC Layout人員這種機會還是有的1 u) ?4 S0 f) y$ h& \- p
在此只是想強調
: h A& p* V" m3 h# [/ bPCB Layout 和 IC Layout 所付出的心力和責任是大不相同的
; m) e$ X# T: Z }1 y! \當然不是說 PCB 就可以隨便的Layout, 只是一個相對性的比較
) {& e7 A2 T6 a% Q' d1 t$ K希望有志從事者能體認出這一點
$ K x# X) |7 o9 @/ S3 R/ C' N
! X5 N( @$ S( X6 x* _8 I$ r; W[ 本帖最後由 masonchung 於 2007-1-22 09:43 PM 編輯 ] |
|