Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8836|回復: 3
打印 上一主題 下一主題

[問題求助] 急!!!! Verilog硬體描述語言設計移位運算子題目

[複製鏈接]
1#
發表於 2008-12-22 14:16:10 | 顯示全部樓層
module sh(a,division,out);
% G4 n0 l; R# ^2 k3 S! s4 \
8 j( n& ^# i) r# J, ~; Finput [7:0] a;+ W1 I# s5 q/ k3 e0 y' D# t
input division;& f& w$ Q3 N* R. h6 |  {" Y
output [10:0] out;9 Y1 x, `% ~) _% ?, J( ^
reg [10:0] out;( {2 p* |2 u6 _2 i
wire [4:0] div_8_out;
( S/ N4 ]; I& `3 dwire [10:0] mult_8_out ;. J% A5 s  g7 o+ e. T/ p4 o2 _

2 v, T# m( V( R3 C' C0 \1 G  jassign div_8_out = a>>4'b0011;' ~/ g  i" j# R  p
assign mult_8_out = a<<4'b0011;* K; O  y# \8 e6 s

0 j4 X# [1 x$ R4 \. E7 xalways@(*)
: J$ i( p9 I- @1 Obegin  X, U: _$ C5 j. h. ?$ h
if(division)& Y, `$ D1 V2 q- [) Z( k% ]$ @- R
  begin5 q9 c2 i0 x" k3 V/ }) |; r, ~/ |
    out ={6'b0,div_8_out};- c2 m0 l; G+ L
  end
# i5 j9 H; R0 G8 Z; Felse' k% O( M  p# a  y+ N4 {  Y
  begin7 n* V8 G  C  _# D+ s
    out =mult_8_out ;
4 N0 o1 B7 y8 a; F  end
1 H3 T( z2 m- A" Vend
7 S5 L. Z8 P4 b' y1 @5 e+ E3 N* [  I% T, A- E& b5 N
endmodule- Z- w, M& v5 V* k/ E& R
; @0 |+ a' C' H: w6 m& s
[ 本帖最後由 masonchung 於 2008-12-22 02:22 PM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 01:58 AM , Processed in 0.111014 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表