設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 以verilog來實做JPEG2000的DWT部分

發新帖

查看: 4586|回復: 3

上一主題

下一主題

[問題求助] 以verilog來實做JPEG2000的DWT部分

1^#

發表於 2007-10-29 22:57:19 | 顯示全部樓層

1.你的 even /odd 觀念有誤
2.實做的加法/乘法器是要做有限精確度分析的

回復支持反對

使用道具舉報

2^#

發表於 2007-11-4 23:54:05 | 顯示全部樓層

even /odd 都是8-bits
硬體實做對於程式浮點運算部份是要做精確度取捨

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-2 08:26 PM , Processed in 0.109014 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表