有關於hi V製程

ianme

latch up會造成等效於SCR，guard ring這些作用都有，但是是不太一樣的東西，也要製程有提供那麼多層。

% b4 d# v7 X9 p( G! q/ Umos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同，低頻雜訊我所知道的除了white noise以外，flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到，對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
$ l8 _1 y6 \# W( n
; Z3 W1 T% u& }1 N& z) m  [' X5 y8 D[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]