用HSPICE跑analog simulation出現time step too small的錯誤

jackrabbit

以個人的經驗, 我會建議參數下越少越好
8 u4 ~0 P2 d$ _+ M0 j# d3 m如果一個電路必須加了一堆參數才能模擬出結果, 我會覺得這個電路不夠robust
  E  f8 i) {" k我也試過用iteration什麼的加了一堆, run一個簡單的DFF 接成的除頻器都可以掉clock或跑出glitch...
% j) g  P2 P  e1 y# P從此之後我就保持option只設定accuracy 跟 method 兩樣, 頂多再設個小數幾位之類的~

當不收斂發生的時候, 我第一個會建議的是加trigger source
1 R3 A. q( u1 Jpower 用ramp (快或慢都可以試看看), 有多組power就多設幾個試試, power直接給DC很容易不收斂的!!
- D5 J& G5 @/ W, N2 d6 [7 h* D有power-down訊號的可以寫pwl 去toggle它, 也會有幫助
4 O! j$ z' l: d5 E  F% g再來, probe current 很容易不收斂, 可以先拿掉看看; 減少floating/unconnected nodes, 這好像都跟演算上會扯到無窮大有關
  ~! n) T) G$ q6 l5 }4 G: Q再不行的話, 加initial condition, 去寫 .ic/ .nodeset 等等
8 E7 p# X1 }* q# X7 {! T1 f這些試過都不行....我會先把電路拆成小block run過, 確保都正確動作後, 再check system 接線有沒有問題
最後, 才會去試下參數....
. M. _3 [0 ?% A2 M7 J, S以個人經驗, 通常加trigger source 還有不probe current, 幾乎可以解決掉八成不收斂的問題
記住, spice說timestep too small只是告訴你不收斂, 不是真的把timestep加大就可以跑!!