設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › verilog 寫有限狀態機的問題
返回列表 發新帖
查看: 12857|回復: 5
打印 上一主題 下一主題

[問題求助] verilog 寫有限狀態機的問題

[複製鏈接]
thjan65
1#
發表於 2011-12-29 17:53:20 | 顯示全部樓層
樓上建議都是對的.& B: Z3 i/ C, t0 e9 ]4 _0 l
但是等project 大了, 或是時間趕, 根本懶得 把 sequential & combinational 分開寫.
* S- b( p+ `6 |% Z. x$ o2 l, j2 ~8 S& `+ z' G0 @- C
總言之, 沒看到code, 無法幫您找問題.
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 09:44 PM , Processed in 0.105513 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表