|
|
本帖最後由 sieg70 於 2015-4-9 04:42 PM 編輯
( g( X9 N8 q; X& x
! i+ _' T$ o1 o t1 j, z. r; y你的經歷只能說是數位ic設計中的一環 (prototyping). ; E8 o9 c8 |2 S$ P2 a; L j
" d X1 `2 d0 {2 T7 v% x8 D9 ]$ E數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程/ ?/ x; E/ m0 |+ `
其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler
! C2 Y7 E! z" d( }$ L還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.
+ P5 L$ m$ {1 D1 G% x所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)' D( I: x7 J( n: t. ?
設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....0 t) v; f2 q$ X) O1 Y3 }
3 z3 K: z. L6 ?0 `+ `, c而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線)
# }; s ]* k8 f5 ^) U7 F' }: V+ A$ ~& M+ B
若要更清楚的話, 請到CIC去上課, 投資一下自己. H, e7 D% C, G; |
4 p8 S) p% m- v0 y" g
' t z- c8 b0 S
; D% C; Y+ s4 H1 L, h& f$ e2 v9 H5 d$ {6 e; w' ?. u% W/ A
0 k. h. G0 c0 {. m0 _% M
W j# f3 c: u/ Q- A& M; X5 y: ] |
|
IP卡
狗仔卡
發表於 2015-4-9 16:40:27
顯身卡