|
賽靈思提高DSP效能
靈思(Xilinx)宣布強化其數位訊號處理器(DSP)開發工具的易用性,且針對多重速率DSP設計,最多可提升38%的Fmax效能。隨著XilinxR XtremeDSP解決方案開發元件—AccelDSP 9.2版合成工具與System Generator for DSP設計工具的推出,可提供顧客更高的效能,並使兩種工具間的整合更緊密,讓使用MATLABR和SimulinkR模組環境的開發人員能簡化FPGA設計流程。 / ]5 F+ m- P/ X; I+ N3 J
+ P0 m7 d9 M; F5 h4 L該公司表示,新興市場中缺乏傳統FPGA設計經驗的開發團隊正快速且大幅採用低成本Spartan -3A DSP系列與Virtex -5平台等DSP最佳化FPGA元件。System Generator for DSP設計工具與AccelDSP工具可讓開發團隊快速地針對FPGA建置方案應用,評估其效能、成本以及功耗,並使用演算法與系統層級設計人員熟悉的工具與語言,開發能完全發揮FPGA元件資源的建置方案。 / T' R" h9 T8 ?# F5 [0 f, K
1 m Z# X9 R8 `* ], d多重速率DSP設計的開發人員在無線和國防應用領域使用System Generator for DSP設計工具時,不僅最多可增加38%的Fmax效能,且AccelDSP 9.2版讓他們毋須更改既有設計。一個映像演算法可以多重速率設計的高扇出網(High Fanout Net)上之負載遞迴分割為基礎的暫存器複製與配置完成建置。這些強化的功能可提高易用性、抽象層級、以及成果品質,可符合愈來愈多在硬體平台上採用FPGA可編程邏輯元件的研發人員需求。 / x3 e; j, B& k7 L1 j/ P& t
7 A2 y6 f; N I+ b5 \System Generator for DSP設計工具、AccelDSP合成工具、與DSP IP核心都是XtremeDSP設計環境的主要元件,協助採用MATLAB和Simuilink軟體的開發人員,將DSP設計整合至Xilinx FPGA元件中。不同於一般需要獨立演算環境與暫存器傳輸級(RTL)編碼步驟的無關聯性設計流程,System Generator for DSP設計工具能提供一個整合的模組與驗證環境,在不須要學習或使用傳統RTL設計方法的情形下,讓Simulink初始設計驗證(Design Capture)到FPGA設計驗收的過程更順暢。AccelDSP合成工具是一種高階MATLAB語言工具,用來為Xilinx FPGA元件設計DSP模塊,讓浮點自動轉成固定點、產生可合成的VHDL或Verilog、以及創造驗證用的測試指標。因此,開發人員可從一個MATLAB演算法產生一個固定點C++模式或System Generatpr模塊。 |
|