設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › crystal oscillator不起振~
123下一頁
返回列表 發新帖
查看: 32272|回復: 51
打印 上一主題 下一主題

[問題求助] crystal oscillator不起振~

[複製鏈接]
camilla
跳轉到指定樓層
1#
發表於 2008-9-26 17:40:34 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位前輩~
$ H5 n& z/ \2 V: g, T- M0 |% w4 u6 e7 a  M8 {; c) b8 c
我現在正在研究crystal osc.我有在論壇裡看到這方面的討論...
! ^) \: ?1 o8 g8 [% |http://www.chip123.com.tw/phpBB/ ... 8412&sid=g0bJll
$ D" k) L3 j0 B$ a2 a: Z
# K* t9 Q6 {) n3 Q9 }" Q$ k其中finster版主建議說加入這個模擬條件  VDD VDD 0 PWL(0 0, 500US 3.3V)
) B" B2 I% @1 ]1 H- l2 ?3 x, i. S' y. b1 r3 C7 [5 _, U% J; p8 a
但很奇怪的是,我加入這個條件後竟然不能振了,但若是VDD VDD 0 3.3V卻可以振,
' A- m) W1 ]& t2 x% Y
& _& e/ y6 y4 |9 r# H是什原因呢?
+ t  m- z- i: P: A" `+ r7 q6 T9 H% r, z
另外finster版主題到的low current crystal oscillator...請問有bias voltage control相關的資料可以參考嗎?
: W' R4 k; t3 I% l(因我加完i/o pad後的電流竟然幾mA阿~)" y6 n; p  A! l. X  {, b* V7 R5 Z

7 T2 w8 P/ T9 Y/ w請各位前輩知道的話能給一些意見嗎?謝謝
+ S( O& B" C" I6 S
, x% m- ^$ `) L8 [+ |$ }1 a# }對了...我crystal osc frequency = 13MHz , vdd=3.3v
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

finster
2#
發表於 2008-9-30 01:17:51 | 只看該作者
我當初在作crystal oscillator模擬時,會加這個power ramp的方式8 R9 U: l! r. _( P4 v9 v
   VDD VDD 0 PWL(0 0, 500US 3.3V)! K2 F5 V) M- l* u
這是模擬電源電壓是從0V開始往上昇,在一定的時間內會達到穩定值,而會在多少的時間內達到穩定值就看PCB版子上的電源電壓多快能夠達到穩定,而這是比較接近真實情況的模擬,因為所有的電路皆不是一開始就是vdd
) `/ E* p# R2 M, j如果,你所設計的電路無法接受power ramp的電源電壓方式,那表示你的電路在power ramp過程中有遇到無法收斂的點,以致於電路會無法起振,解決之道有幾種方式可以試試看,一是加initial電壓,二是在電路中加負載電容試試看,至於要加多少,這點要看你的電路來決定,三是試著改變ring oscillator的size大小
4 R0 @- w9 i( ]7 T+ h. o3 _& v- p- n% Q6 K$ e
你的crystal oscillator電路有需要作到low power嗎(total current <= 10uA以下)??# I! i5 |% M1 u& v
如果沒有,那就不需要bias voltage control$ y! w) W( V8 P* p, g( _+ c6 J8 h

  R( t6 G$ U1 r3 @# s. \3.3V @ 13MHz的crystal oscillator,我已經很久沒作這方面的電路了,對於它的current會有多少已經不太有概念了,如果你想知道為何它的電流會這麼大,建議你看一下crystal oscillator兩端的電壓波形,再來觀看接在crystal oscillator的那個buffer(inverter)以及接進去的第一個反相器的電流,如此一來,你應該就可以看出為何電流會那麼大,同時也應該可以想到要怎麼修改size
回復 支持 反對

使用道具 舉報

camilla
3#
 樓主| 發表於 2008-10-1 11:31:39 | 只看該作者
謝謝finster版主~' h; O8 E2 B# {+ x4 T

2 d  _. N9 z2 ^! G* x4 Y, d2 p我加了初始電壓進去後就可以了~ ; u9 K0 ~& ?$ `# ?

2 s1 c1 B3 O: v" X  Z5 V我有看了一下你建議的那幾個電流...在inv的電流大概是2.多mA,6 {5 M$ q  z& x
8 T# }: H7 m: t
我也針對這個方向下去修正~也有變小了~
. Z9 v( u9 W8 f5 u' O
" M- h  K& Q4 X0 F另外我還有一些疑問,就是crystal oscillator除了消耗功率外尚需考慮什麼條件呢?
& {8 j6 E9 I$ ^& a: j
( E' _3 e" b, S4 i  R) {我教授給的spec只有vdd=3.3v i<1mA Freq=13MHz 那我還要再另外考慮什麼嗎?
- i  F7 }" F$ e) |$ G3 G8 g  ~& g' _
(不可能那麼簡單吧?)/ z9 W( Y- B, B7 o: _3 x6 z

- `% R$ n7 |3 f4 O0 B麻煩各位前輩了~謝謝
回復 支持 反對

使用道具 舉報

finster
4#
發表於 2008-10-2 07:46:15 | 只看該作者
一般crystal oscillator的電路設計,最重要的是當電源電壓一開起來之後就要能夠起振,經過多久之後振盪頻率要能夠穩定,整個振盪電路的電流消耗有多少,振盪頻率的jitter或者頻率穩定度為何(這項通常是針對R-C oscillator,對於crystal oscillator則較少有人在留意),整個area有多大3 {+ Q" b6 a" d! X
這幾點是crystal oscillator circuit在設計初期會留意的幾項
. o" P2 H7 ~! r, w其中第一項和第二項是首要的,其他的就都還好,反正,只要有起振,大概就完成了80%
" m' \8 y# d: H
' W" Y' p1 R. j另外一提的是,有些crystal oscillator會作low power crystal oscillator,整個振盪電路的電流消耗要小於10uA或者小於1uA以下的規格,這種電路很難作,而且也要很小心,而這種電路和前面所提的設計難度大概差了至少三倍以上吧
回復 支持 反對

使用道具 舉報

camilla
5#
 樓主| 發表於 2008-10-2 09:14:12 | 只看該作者
謝謝finster版主~讓我獲益良多
回復 支持 反對

使用道具 舉報

camilla
6#
 樓主| 發表於 2008-10-3 17:49:50 | 只看該作者
不好意思~finster版主~  K1 G) t: {/ j9 V( Z+ {+ r+ T/ ]

! `) u+ u0 M& `+ [因為我現在想在不使用這個crystal時能把他disable(因inverter會有dc path),所以把inverter改成一個tri-state inverting buffer,但在disable時不是輸出應該要為零嗎?' k  P* w" o% _3 x, t
但為什麼卻慢慢衰減到1.5v左右?這是正常的嗎?
3 z& N$ Q6 g8 A6 Y3 _  Z# v' c/ h' Y% `: \/ m! l  p; W; _
再次麻煩各位了~謝謝
回復 支持 反對

使用道具 舉報

camilla
7#
 樓主| 發表於 2008-10-3 17:51:48 | 只看該作者
對不起~忘記附圖了~
+ x& D1 u! _* m  ^7 B4 Z+ G/ ^
6 H7 o" b  i" x+ E4 f4 b+ [' M不好意思~finster版主~
: K( \# \7 S9 n% {
% B4 l7 C( R! p$ b, \( q0 b因為我現在想在不使用這個crystal時能把他disable(因inverter會有dc path),! M7 d. W& w: r/ R' o4 X' y6 ^
所以把inverter改成一個tri-state inverting buffer,, |; _$ a4 O6 Z% m
但在disable時不是輸出應該要為零嗎?/ t+ c, k* s% z/ L# p' ~
但為什麼卻慢慢衰減到1.5v左右?這是正常的嗎?- A! D: ?$ O. k# \+ d' R/ B9 n

8 n) S  p( O# ^* u& n' v再次麻煩各位前輩了~謝謝

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

8#
發表於 2008-10-3 19:11:47 | 只看該作者
tri-state inverting buffer,在disable時輸出應該是Floating(High Z，高阻抗) - x8 ?- q. R7 d
所以你應該用power down switch來做喔~~~
回復 支持 反對

使用道具 舉報

camilla
9#
 樓主| 發表於 2008-10-5 12:32:33 | 只看該作者
poseidonpid你好~
: W9 c) L. ]# Z) G& P/ s( j! B
0 t: K2 z, \. w5 t$ x. ]( p請問有範例可參考嗎?因為我不清楚你講的意思~那TRI-STATE BUFFER在DISABLE時是Floating(High Z),那輸出應該是什呢?2 |$ p- P4 U1 g6 \$ w. f2 p
% ?" \/ o; b- ?% O& _
麻煩各位前輩再次指教了~謝謝~
回復 支持 反對

使用道具 舉報

finster
10#
發表於 2008-10-5 23:40:39 | 只看該作者
一般來說,我們不會用inverter作為crystal oscillator的放大器3 H; h3 s% g. x! T
而是用NAND作為取代inverter
$ S8 K/ }$ ]' {3 ?% r7 j7 G原因乃是NAND的另外一腳可以作為enable pin的control- y& M9 u! V+ z& I$ F2 h9 @: J7 m
! e; h+ o% N( R3 ?8 o* d
再來,crystal oscillator不建議你用tri-state inverter buffer5 s' _& O" [7 O8 S: U: d
原因是在disable情況下,output為folating,或者有人稱之為Hi-Z,此時為任何電壓準位
" S4 J/ N- a0 W+ V這對接在後面的電路而言,反而會造成極大的leaking current
" j  h; i2 L2 b+ e而這,是絕對要避免的情況$ G1 _+ D' k6 A

$ t2 j+ h( a' k4 z& O最後,你所提到的dc path
! t- _$ j+ y( u5 G; t: |: ^3 i我不知道你在inverter的電路下所作的disable是怎樣子的一個電路
# Z+ r/ V$ u6 ]& y. n' P& ^一般,要作disable的動作,我們不會用inverter來作,而是利用NAND或者NOR來實現
; s, o9 A0 N6 \& }. o若真要用inverter來作disable,那會在input端前面加一個transmission gate和一個對vdd的PMOS或者對ground的NMOS,如此便可達到你要的功能,只是,與其要這麼複雜,還不如直接採用NAND即可達到要求,既簡單又方便
回復 支持 反對

使用道具 舉報

camilla
11#
 樓主| 發表於 2008-10-6 14:10:05 | 只看該作者
謝謝finster版主~7 j6 k2 a! c( ^5 v1 P

2 C0 |+ Y6 g, W' L) H2 I我了解了~我目前是兩個方法都試看看(加"nand" or "transmission gate & power down")...謝謝版主的指點~
回復 支持 反對

使用道具 舉報

camilla
12#
 樓主| 發表於 2008-10-7 16:07:46 | 只看該作者
各位前輩~2 U# n- L2 f- ?4 e

0 v9 @! A. Q. t* d2 {/ g我之前模擬crystal osc後,教授看了說我的作法是沒錯但想法錯了~, h# E8 a7 j" O, O9 y
3 c2 {5 `4 W: P8 t! y2 j2 n, I/ q
因為我這個crystal osc是要藏在學長的ic裡...要用他其中一個i/o pad來實驗...
$ c; F5 o: u. ^7 E. G* l
! k: E3 f. k0 z$ \所以在不使用這個crystal時,能完全不影響到這個i/o pad所連接的cell(學長的i/o pad有另外用途~)( I7 z) N: ^6 U  `7 q
* k$ z" I, _' n& H
但我還是不太懂我教授的意思...且我的schmitt在disable時輸出是要為0...
9 _. @$ a- [7 s; a' ?$ W" ?( F
我實在不清楚我教授的意思...在原本的設計裡不是disable時就是把這個crystal都關掉了嗎?4 E- g( f/ Z5 w: d' M

' O0 o, Z0 E0 q$ Z" L  R0 q為什一定要使用一個tri-state buffer來代替inverter呢?一定輸出要為floating呢?% |+ u9 L5 ^* i: a$ `
1 B& g6 k! l- L7 `) R9 t4 C
請各位前輩指點一下~非常謝謝~
回復 支持 反對

使用道具 舉報

camilla
13#
 樓主| 發表於 2008-10-7 23:19:48 | 只看該作者
各位前輩~
. X. ^8 c' Z: A/ _% I$ {; _
2 B, z+ m& v* b, [( Q我剛剛想到,因為我是接到i/o pad,所以不希望在disable時,crystal會造成電路消耗而影響到真正接到此i/o pad的電路功能...) h7 m. C/ ?1 ]
; T' P8 T/ M/ F5 [
所以我教授才希望crystal disable時是floating...但又如finster版主所講,在high-z會有leakage current的影響...% G! C. E+ f8 b
' I) g- S; a( [9 A6 k: P
那有什方法可以避免這個問題呢?或有什方法可以能有同樣功能(disable 是floating)但卻沒有此問題呢?# l: f# p3 G$ u2 l# x3 X

% M4 t. @4 o8 F6 @, d麻煩各位前輩了~幫幫忙(因為我月底要搭學長的順風車,藏在裡面下線,所以拜託各位前輩了)謝謝~
回復 支持 反對

使用道具 舉報

finster
14#
發表於 2008-10-8 00:03:45 | 只看該作者
方法有很多種0 n8 n# U* Y  d9 e/ c+ ~  y
附圖是示意圖,實際控制信號自己加上去吧, c8 l) A, [" S$ P) r9 M) e

  C9 ?! C3 d! l& s' L8 z8 Q) w我前面提到floating 會造成後面一級會有leakage current的問題,一般都是利用傳輸閘來解決此一問題
% V) ^, _% m0 q9 o% u( s6 _方式就如附圖所示

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

camilla
15#
 樓主| 發表於 2008-10-8 12:10:17 | 只看該作者
不好意思~謝謝finster版主的耐心指教~
5 m; P* t# l8 W0 M1 Q" o9 N
2 M$ a. F" p' j7 y7 Z: y我現在改成如finster的建議~不過我對在disable時的輸出不太確定是否正確~  ]1 w3 z% r& {7 J5 @& T

2 T2 J; b- a, D$ C7 L9 Q6 h& X" J如附件~是因為floation的關係所以他會慢慢衰減到一個偏壓嗎?而不會是0或vdd....?
% Z) }8 I; B2 F: q& U0 R9 r: M" P4 e! q0 h! D  H
再次麻煩各位前輩了~非常謝謝~

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

finster
16#
發表於 2008-10-8 16:27:34 | 只看該作者
不確定你是指那一個節點的電壓/ I' ?3 ?. H# ?6 v, E/ g
若依照我上面所繪的草圖,在一段時間後應該會降到0V
; ^4 h$ A" Y' n7 a- T
+ o4 ^1 y. W! S$ \- z  d不過,你的模擬圖卻沒有; a8 B: D- r; P1 E% Z
我猜,可能是因為在模擬crystal oscillator時,在crystal oscillator兩端要掛一個串接電阻
2 |7 P: ]' Q5 X- h故而在進入到disable時,原本要降到0V的電壓會因為這個電阻的緣故而變成到0V ~ VDD之間的電位,此時,在crystal oscillator兩端既不是Hi-Z,也不是在0V或者VDD8 n+ n1 w" X. {& ~; m/ e7 f
你的模擬圖應該是正確的情況2 l5 z; ]  J( [# d% I/ u7 `
若想要證實,將串接在crystal oscillator兩端的電阻在串接一個傳輸閘,在進入disable情況時,將這條path打開,如此一來,在I/O PAD應該會看到0v的電位
回復 支持 反對

使用道具 舉報

camilla
17#
 樓主| 發表於 2008-10-8 17:46:06 | 只看該作者
不好意思~一直麻煩finster版主~  A- I# \6 K" g- A
* c+ V2 c; c& ~. n; |  U
我的電路是如圖,我的輸出是指在INV改成你建議的電路多加一個TG後的輸出那點~
) }# ~+ y; A' `7 x4 a
$ M6 L" F+ t5 u+ J5 ~0 B你講的是回授電阻嗎?但我已經把他用一個tg來代替了,所以disable時這個path是打開的~
1 e; h* l  I- T7 s2 c
! P/ `# ~1 I" ~9 Z, A還是你講的"串接電阻"不是只回授這個電阻?
6 @1 Y, j8 Z% S5 C5 S/ e0 v
$ {$ ~5 j. w. C3 C假如我輸出不是0 OR VDD會有影響嗎?
& G% {2 G" k; Q8 R- W  f# k, O7 D' X5 l
這個偏壓有可能是我的回授電阻(tg)所造成的的嗎?(在en和enb要通不通的情況下一直有一個偏壓存在?)) D! D( ^2 p+ T8 k2 _: c

/ _3 q6 f1 Q/ e不好意思再麻煩各位前輩了~非常謝謝~
回復 支持 反對

使用道具 舉報

camilla
18#
 樓主| 發表於 2008-10-8 17:48:51 | 只看該作者
我又忘記附上電路了~對不起 2 p: A- Y) o! [
% n" p! ?; p/ N- N: E% \) K9 L. G
不好意思~一直麻煩finster版主~2 B" O8 f, f: o
: ~  M6 j+ C* }0 P/ x  [( h
我的電路是如圖,我的輸出是指在INV改成你建議的電路多加一個TG後的輸出那點~
& c- `7 u' Z, i: C- x6 u% z# A* z! @! A' T* z7 M7 R1 j, E
你講的是回授電阻嗎?但我已經把他用一個tg來代替了,所以disable時這個path是打開的~9 j$ _" U" G( z0 e2 H# d

, m0 Y& O. n9 z0 v, d  G還是你講的"串接電阻"不是只回授這個電阻?
( m2 L0 \2 f$ d% Y/ A# `' c1 V% ]( O  ^# L- f2 K# c1 |
假如我輸出不是0 OR VDD會有影響嗎?
, s8 \4 x' a0 I/ {5 D9 |( }1 l2 `; l9 v) V( N4 G( ^0 a2 W
這個偏壓有可能是我的回授電阻(tg)所造成的的嗎?(在en和enb要通不通的情況下一直有一個偏壓存在?)3 `+ \6 P7 z( I' I. Q+ B- w; g

% t& f, K- f  q不好意思再麻煩各位前輩了~非常謝謝~

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

finster
19#
發表於 2008-10-10 08:19:19 | 只看該作者
這是我依照你的電路圖所畫的動作圖
" r; K0 d3 _+ Z( ?在disable的情況下C1的電容上會有電壓,因為在disable下,電容沒有path可作放電,所以原本在C1上的波形該為振盪的正弦波應該會變成一個介於vdd到ground的一個電壓存在,波形該為你前面所貼的Vout才對
" R  y8 I( P* E+ S# J至於C2,因為反相器的輸入級被接到ground,故而在反相器的輸出應該為vdd,而非介於vdd和ground的任一個電壓,所以,若你的輸出電壓介於vdd到ground的一個電壓,這點倒是很奇怪,除非你的反相器的拉力不足以讓C2的電壓在disable的情況下被充電到vdd
! F; W8 i7 ~* ~6 N2 O若以你目前貼的電路圖來看,在disable下是不會有問題,但,要留意是其他電路接到C1的節點,因為C1在disable下是floating,所以任何電壓皆有可能,那對接到這點的電路而言就有可能會造成leakage current的產生,除非,你在disable的情況下,C1那一節點會有另外的輸入電壓來控制,那就不會產生問題
4 h( O, j) ^1 \, f" G9 }+ @" D  B1 X5 ?) r. J/ q: N1 S
至於C2,通常是接到buffer的輸入電壓點,在disable情況下,一般都會建議要為vdd或者ground,不會在disable下所接到的那個buffer會有leakage current的產生,而這是要避免的情況
! {4 S: v8 X; G4 [2 x# r1 {% ]1 R* L# r1 V0 S7 e
如果你學長的電路在disable情況下要用到C1和C2兩個I/O PAD,那你C2的電壓在disable情況下就不能被拉到vdd,不然會有問題,這點你需跟你老闆確認一下,若有需用到C2那個I/O PAD,那在反相器的輸出級就必需接一個傳輸閘來隔開在disable情況下C2的連接, F- w' s! c$ d5 y! O

# b" q# l* h5 N$ Q0 d& U0 ]  R最後,你上面所貼的圖為Vout的波形??2 `7 Y6 s# c& z9 W! v
這點讓我覺得很奇怪,若照電路圖的行為來看,Vout在disable下該為VDD,而非介於vdd到ground的作一點電壓,你需再次確認一下傳輸閘的電壓有無錯誤,不然這樣子的波形是無法和你的電路圖作相呼應與解釋,而通常在這種問題下,要不就是遺漏掉什麼,不然就還有其他元件影響到C2的電壓,以致於C2沒有被拉到vdd,
3 g; G8 R4 {8 J1 R* M# Z8 Y- V0 ~9 l. L" K- V6 m7 d
[ 本帖最後由 finster 於 2008-10-10 08:47 AM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

camilla
20#
 樓主| 發表於 2008-10-11 17:15:07 | 只看該作者
謝謝finster版主的詳細解釋~0 x1 g  b' V* k' X8 g" x& Q( V* ~

" Y$ N1 }* H6 W' j5 n我學長電路在disable時是需要用到c1和c2兩個i/o pad的...而我現在最主要問題是...# c9 ^- ]  W' T  p+ A. r

6 H3 P/ ^, J5 ^在反相器輸出沒加傳輸閘時,我的輸出在disable時是可以拉到vdd的...
; _, l) R" H, J/ }
3 S% u8 A" u, Q但在反相器的輸出我有加一個傳輸閘來隔開在disable情況下對c2得連接,但此時的輸出應該是要如何呢?
% F) V9 ^5 W% q8 S* f9 f1 ?, Z: L. u4 Z8 F
不是應該維持在vdd嗎?但卻是如圖所示的結果!!" u5 X$ o0 |+ e. u

! h4 [5 t% p; p7 r% f是在加入這個用來隔開c2連接的這個傳輸閘後才會有如此的結果發生,是我的傳輸閘的設計有問題嗎?
5 Y+ U0 U% H- s, t; Y% ?3 h$ s+ A6 [$ r: K0 ?, M* i
一般像用來當成disable的傳輸閘有和限制呢或設計條件呢?因為我是懷疑是加了反相器輸出後的傳輸閘的關係...2 U! o; a) Y4 }# [: a% C% R

% r1 s! M& J3 Z, l9 Y2 }, y) e但又不知道這個傳輸閘除了作disable用的開關外有什限制?
: c: n1 ^( E& u9 K1 o
$ O2 F# |& V$ S請各位前輩和finster版主在幫幫忙~非常感謝~

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

下一頁 »
123下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-27 05:18 AM , Processed in 0.126007 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表