一些Layout的問題

okfunny

关于 double guardring,我们的画法是 ntype ring 靠近噪声源
8 z9 I; M5 Z3 u* h9 Z: i' {) U1 i就是说 如果包的是噪声源的话,ntype ring 在里面,如果是为了防止别的噪声干扰的话,ntype ring包在外面

wendyamy8570

非常感謝大大的分享
非常感謝大大的分享
非常感謝大大的分享

semico_ljj

原帖由 finster 於 2007-9-6 10:31 PM 發表
: a, H0 U; y1 h: w2 O$ j我是在一篇paper中看到的,不過這篇paper不知被我放在那裡了
另外,你所引用的教課書的公式應是Razavi那本"Design of Analog CMOS Integrated Circuits"中第13章的吧
書上是先決定BJT的顆數比,然後再求出相對應的電阻 ...

好像实际确实如此！谢谢！ ……………………………………

laker１０１

非常感謝大大的分享
非常感謝大大的分享
3 y" \! m# r! J! o. j5 V2 J非常感謝大大的分享
% P% Z1 A3 @) {1 ~常感謝大大的分享
4 ?3 r; v3 H' g+ g9 g' N% L9 p7 j非常感謝大大的分享
非常感謝大大的分享

lethalkiss1

1    普通的logic电路影响不大，  不过一些高频信号， 一些delay电路等的还是尽量避免
2 J& V' D) n4 z+ ^, {
1 H+ h, e0 ^6 v* T6 @2    guard ring 最有效果的是p + guard ring，  但是一定一定一定要接到干净的gnd！！！， 这样才能吸收掉noise。  2种都画的话，比只要p+ 好一点点。
: t' z# h2 P  r$ r4 O
3  这个是为了匹配这样设计的，一般都是设计成1：8    ，1：24 。

gyamwoo

最近在做ｐｌｌ的電路。類比數位都會用到。
4 f, I/ u4 F+ R8 f( [各位都好利害啊，每個回文都有參考價值呢∼∼

kstcandy

剛好要瞭解這方面的資訊，正好做來參考...

* `. ~1 Y5 g3 B, T0 O0 w7 T謝謝分享...

091234567

非常感謝大大分享~
5 n, i! T, W0 V非常感謝大大分享~
8 A. M3 }+ a1 I, p3 z, k! F非常感謝大大分享~

lnxmj

2：pring 接地收集空穴，nring接高电位收集电子，二者纵向结深越深越好；多子ring是为了让sub电位不被拉高或拉低，少子ring收集电子或空穴

段睿閩@FB

謝謝各位前輩的經驗分享

alfie.chuang

1
7 Q% b2 J0 n& D$ `怕千擾
8 `8 g/ J2 W2 F- W% f+ A3 \% Q1 u+ Q可以事先詢問rd care的地方，避免跨過即可
9 p4 X; c# I' ^6 o. H' ^2
# ]5 O9 o: \. y& {5 t1 ~& {依pnmos來決定第一圈及第二圈ring
+ q9 d; G: _# h$ I2 S' H; D$ x  t5 ~3
8 P5 O7 ]# A; n8 ~" j# j我也是畫9官格

188

非常感謝大大的分享
' g% g* P! E+ A# P2 k/ V) N) T非常感謝大大的分享
- T2 `( X' R8 I1 [% {  @非常感謝大大的分享