|
發表於 2007-8-22 21:16:59
|
顯示全部樓層
您的意思是否是指, power pad 已經有保護電路, 是否還需要在一般 I/O Pad
$ I8 S7 C9 F* k裡做這個 device??( H3 t( a5 o1 m/ Q
# I9 f, \4 y7 \0 {) m5 \9 z
曾經問過 foundry 的人, 基本上是能放就放, 不然在這個 mode 發生 ESD 時要
& U0 y3 s+ Z/ C% e& m5 ^ r1 P: y9 I1 }" k全部靠 power pad 的 power clamp 線路來釋放 ESD 效果可能不佳.... A/ {( W- c, m: K# | Q
可以看一下 design rule 有沒有提到這段, 有些會規定 chip 單邊每一定的長度 2 a) ]+ T% t3 n q6 T8 h
power clamp device 的 width 累積要有多長...所以一般是除了 power pad 以外,. {! L, y0 y# }7 o
一般 I/O pad 能放都會放, 另外因為 floor plan 產生的縫隙也會儘可能塞這種 device..7 }" Z% ~3 ^% T1 x% i5 \! e B
: Z9 o, W. P% |3 j
寫了一堆, 不知道是不是您要問的問題... |
評分
-
查看全部評分
|