|
不知道在這裡問對不對,請問一下,下面這個 書上的 "hello verilog" 例子在modelsim環境下怎麼下command才能link 並且可以產生結果呢* I3 K4 ], s+ x( a& ]5 q8 z; R
8 b. m0 I3 i; P# T. b5 s看usermannual 的語法說明不太了解 不知道哪位大大可以告知一下呢 先謝謝各位了
0 V% x. Z$ o5 \3 {6 d
8 p, W+ _& A: u+ |! V0 K************************************************************
& S' g" R, D9 m) r" M6 {* M#include "veriuser.h" /*include the file provided in the release dir */
. `* I( V2 R* K# x
1 n! D; S `5 _6 i0 Y: k+ K, Fint hello_verilog()
W; ~& H/ [1 w- M5 i. D{
# H7 U0 h8 q8 ]3 [& c io_printf("Hello Verilog World\n";& j( D7 T, u! I( B0 Q7 `1 {
}- @9 u: D9 {+ M: r v0 |) a( m! i% L
*************************************************************( A$ P- ]! G9 g2 @5 g$ E
1 w6 n' X! X R0 J
* g. F1 {. V, w4 `
8 _/ c! G9 C7 f: }) `' M% W( H
% @* e5 ^: w/ q( a3 U- J2 T& X, s& @) e/ G ?2 @8 c
***************************************************************
' |# G6 |0 {+ V+ n; X6 l; `module hello_top;, w( L g3 j; `- z
8 w5 t$ ~1 C; {% Q. u5 q' S
initial& Z$ h0 P, k a- V) j% V- o
$hello_verilog; //Invoke the user defined task $hello_verilog
; ~" \' N/ \& B; ?2 a4 y/ z0 A3 [+ b9 E1 @) \! N
endmodule
. B( R9 J6 b9 J* {, p***************************************************************** |
|