|
如果設計團隊用不起目前市場上動輒超過百萬美元的商用模擬系統,Virtex-7 2000T為不錯的選擇。Chandrasekaran指出:「許多設計團隊建置自家特製的開發板來設計ASIC的原型或模擬,甚是整個系統的功能,希望可以快速著手開發軟體。即便用模擬系統來開發自家 IC 的設計人員,也能為軟體團隊提供自家設計的FPGA選項。」
1 N9 X8 e+ P+ F% x" S) r& ~2 Q ~* x& z) a7 _/ _) Z" {* \% [# o
Chandrasekaran 表示,Virtex-7 2000T元件對 IP 廠商也同樣有其吸引力。IP 廠商不僅能用 FPGA 來開發新的IP模組,還能用這個元件向潛在客戶展示 IP核心的功能。
7 H( X$ j) O: A. u9 O, o2 A, f$ L- S8 \: b9 z) }( ?. H) U
系統架構整合與節能, U: e0 h1 v, u! e3 U) U8 H) O
除了有利於 ASIC 和 IP 模擬與原型設計外,全新的 Virtex-7 2000T 對希望降低系統功耗、提升性能的系統設計師也極具吸引力。
. {4 C* @1 R! I8 a, e$ g; g3 {# ^) r
Chandrasekaran 指出:「市場上採用多個FPGA的終端產品非常多。有了Virtex-7 2000T,就能在單顆FPGA上整合多顆FPGA功能。系統整合可提升性能,因為這些功能都集中在一顆晶片上,系統整合後,避免了開發板上不同IC間I/O介面的問題,進而降低功耗。I/O介面的數量和功耗成正比關係,也就是說,I/O介面的數量越多,功耗就越大。因此,設計性能越高、系統中 IC 數量越多,功耗也就越大。」
9 h, B4 E9 `6 N0 ?5 l0 k& h
; t4 j8 F, o: V& Z+ `6 O- s2 Y另外,系統功能在多顆 IC之間的分區也是一項複雜工作,可能會延長設計週期,增加測試成本。多個元件整合到系統中可減少分區的問題,同時還能降低驗證和測試的相關成本。Chandrasekaran 指出:「由於Virtex-7 2000T的容量是競爭者FPGA產品的兩倍以上,因此可讓客戶進一步提高整合度,並可做到比多晶片解決方案減少約四倍的功耗。客戶也會因為突破I/O的瓶頸並增加系統性能,同時也可藉由去除不必要的設計分區來降低系統的複雜性。系統設計師也可以節省大量的電路板空間,因而可添加其他功能,或者能夠縮小產品的尺寸。」 |
|