Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 26466|回復: 17

[問題求助] 請教 Band-gap BJT 如果 layout 不 match

  [複製鏈接]
發表於 2008-11-30 12:03:32 | 顯示全部樓層 |閱讀模式
有一問題想跟大大们請益??4 S7 B" L& N+ k. `0 V1 x( N
如果是 bandgap 內bipolar layout 因製程變異; 導致silicon 上所見 並非如 cuicuit 上所建 1:8;
' H& u1 z& i) X2 ~7 T, P' \% q) B6 C
那麼在 silicon 上所見到的 reference voltage electric 特性會變怎樣.- o8 J8 E) e: f" W6 W/ c
  L: e$ f6 h- }* N5 o4 ]
歡迎大家發言..., I- [& _7 T$ a$ y$ X$ M
謝謝
4 ?/ O9 b" N5 W+ ~: c7 B6 P  t
; R: Y8 K7 J% Q  R' Y& R- Q& P. y8 g6 B* n( b& y
以下是 bandgap voltage reference 的相關討論:
8 v6 ~) s3 C  h$ }* a8 Bbandgap無法將壓差降低  
4 W. W1 f2 F; O4 t. N- Y. p9 rbandgap voltage reference? % ~+ d: x- O. C* |9 e+ f
關於CMOS的正負Tc ! V! a: Y& \. [' ^" O) X6 p  H+ A
如何在CMOS process 中做好溫度感應器? : S' [2 ^1 W! K2 ^3 y5 R
請問有關 bandgap 內 op的 spec ....
: n7 U2 G2 X" X7 `0 Q' _9 F% zbandgap的模擬問題 (單N,PMOS組成) $ p* G9 [) h; C
BandgapDC扫描温度特性时,不能正常工作 , ?* m2 r" t* y5 v0 {/ U5 m( t

! @' c9 q" W  X0 W  a* R( ?
3 u, r- n1 p; P2 @. f8 u; Y! n9 d
3 N4 |# v/ D5 h7 j
[ 本帖最後由 sjhor 於 2009-3-17 05:54 PM 編輯 ]
發表於 2008-11-30 20:23:31 | 顯示全部樓層
1:8的设计一般不会出问题的,倒是Res的matching倒是要注意
 樓主| 發表於 2008-11-30 21:31:58 | 顯示全部樓層
Dear S 大:& |; P* G% }1 m
怎樣說 為何通常 bjt 不會有大問題 ? / g4 c4 Z& A! X' Z7 X* E
例如 九公格內的單一unit 是 1umx1um 好 還是 10umx10um 好 ??. C% O3 Z! F5 F& V

$ \2 j% j$ C2 a8 q如果沒選好 ....影響有多大 ???
  j& @4 \1 B% a7 ?這能用 monte carole 來仿看看嗎 ??$ ~! ~& q$ a4 }9 C. G$ G! ~
" D% m9 h8 p) Z% D
多謝.
) _  [) {9 f$ {+ E  b0 P
發表於 2008-12-1 00:13:48 | 顯示全部樓層
我個人都是選10x10的BJT
0 |+ K! g+ |3 w- i$ o2 ?以前我們曾從HSPICE Model來看,發覺到10X10在溫度係數上相較於其他size是比較穩的,不過,各家製程廠不見得都會是這種情況,所以,必需以各家所提供的HSICE model比較後才會知道, N- n& E3 B: f5 C: K' U
至於1:8,若沒有照九宮格的layout排法,在製程上是不會有問題,但出現的performance可能會有一些小問題,但影響多大,其實很難說,畢竟T公司的技術比起其他三級的製程廠技術來說,這些小地方就決定了T公司的價值存在,有些三級製程廠所提供的HSPICE model還不見得很準,有時還得下test key來驗證一下它的HSPICE model的準確性
' x- t3 ]# T) ^% \4 M; J  }1 K至於monte carole能不能模擬出來看,當然有辦法模擬,但成效如何,其實還是得看製程廠的技術和提供的model
發表於 2008-12-1 16:02:04 | 顯示全部樓層
是的,一般Foundry提供 5×5的;10×10的;20×20的。实际可以看情况!取10×10的是面积和精度的折衷!
發表於 2008-12-2 18:22:26 | 顯示全部樓層
我曾經下過顆包含BJT的Bandgap電路3 q7 m: f$ P% q7 p, j
1 t9 ?5 l8 ^( T8 j) Q
只是測量晶片時
9 H1 }' D+ f! H; b! P
& d& u4 d" A5 q% j0 C9 w' k6 ~performce降低相當多啊/ H0 e+ [, E+ h0 [, N6 D& p

' `3 a' s; i5 l- F而且BJT有match到
" }: j& Z4 D  j/ J: S
7 P9 p! t! |5 ?2 S9 g# q+ h你可以注意BJT Bandgap是否相當的關鍵重要. W7 D; j( F8 f
* ~' r. d7 X8 _, O7 k8 K* u
再去考量電路的Layout架構
發表於 2008-12-3 11:39:29 | 顯示全部樓層
match对电路影响比较大,如果要降低噪声的话,需要选择较大的bjt,我们选的一般是10×10
發表於 2008-12-3 12:00:30 | 顯示全部樓層
Area 越大,matching 越好
發表於 2009-1-7 18:03:08 | 顯示全部樓層
5×5和10×10在面積上當然10*10的match更好,REF的離散性更好,另外由於E面積的區別,會造成BJT的vbe有所差別
發表於 2009-1-9 14:59:23 | 顯示全部樓層
我的看法是...如果你需要很準的reference電壓) {/ M  l/ [# t
光想靠layout matching是很難的+ h0 R5 o3 G: y& G" k
多準備一些trim吧
  w9 A0 T& y# y) I& p1 q4 l1 ]基本上1:8已經是ok了* X9 ?/ f( p0 }/ h
重要的是你R的layout跟type
發表於 2009-1-9 16:31:17 | 顯示全部樓層
有種 疊2層 pnp 的 bandgap 架構
# I  f5 N1 X! ?, Q% b1 `) L- E7 S
有高人說對製程偏移影響較小
. o  m$ X3 G8 m: s' W: j9 ]0 d6 ?" E4 o
可惜我只看過 run過  沒實際下ic回來測試過...
發表於 2009-1-12 22:20:18 | 顯示全部樓層
其实可以通过仿真大致的确定一下影响1 ]8 c4 c# l3 \/ ]+ V3 u/ j2 j) |
不同结构的BG对器件的敏感度是不一样的,可能BJT的变化并无太大影响,也可能有毁坏性的作用, u4 n  G+ [% {( J" b; T
仿真中一般有dc sense仿真(好像主流的仿真工具都有)
" G9 M& S( i: k9 F+ t" r6 p! w尝试调试一下期间的参数变化(需要design rule和fab库文件的支持),看看那些器件对BG影响最大
發表於 2009-1-13 17:41:30 | 顯示全部樓層
我们公司的bandgap不用trimming , 加上一个电压跟随器(测量用), 电压变化是正负40mv , 架构还没完全看明白,这个bandgap性能到底如何呢?
發表於 2009-11-25 16:20:15 | 顯示全部樓層
如果是我的話我也是會選擇使用 10 x 10 的 BJT
; u  s% G( l7 h% _. M
7 T% u# b1 n  u# m# f原因無他…因為layout area比較大,所以gain到的 delta offset也會比較小
: K% @2 j0 Z) Q7 L, v+ E" o: t$ S# D
另外,bandgap的分壓電阻我到是覺得還好…因為他是ratio式的
6 c" ~. h7 I3 L, t$ C# L: j5 \! t
4 G7 h; Z* m: S6 m. {. P+ u2 L所以即使process飄掉的話也是一起飄向同一邊!!!
發表於 2009-12-22 16:24:01 | 顯示全部樓層
The area of emitter will have mismatch and is proportional to the BJT size, thus bigger is better. Also, the bigger the area is , the less sensitive it will be to the current injected.
發表於 2009-12-23 15:43:13 | 顯示全部樓層
回復 13# guang3000
/ q; K$ X( l( ~/ M! h, G8 {  |
' Y7 P1 J( E+ {) z    請問一下   在 Bandgap後加一級的 op buffer , 量出來 40 mV 是一堆 IC的量測值吧' f7 R8 k: w8 A. ^3 C; f
6 v, j0 H. K; e$ [& Y
    這樣子不是會把 每個 op 的 offset 也包含進來了嗎 ?
/ r0 w6 U/ J7 _
' w9 c+ P& `! T( x9 \    有的剛好與 BG 正負相抵, 有的剛好累加, 還是我的解讀有錯呢?
發表於 2011-10-7 16:30:49 | 顯示全部樓層
本帖最後由 2008ql 於 2011-10-7 04:49 PM 編輯
# F) A; E% |" y) e( Z, E* G# v8 q5 |) F* ^/ v1 ]
回復 2# semico_ljj
, @& d$ {7 I/ f8 v- F% C
% A: ]$ m" S  T) e4 B0 B* j) c( e4 s+ x4 _6 s: b4 ^
dear semico_ljj,
6 r) d3 \0 E$ c6 G' u我現在做bandgap reference,覺得連接電阻的metal,以及電阻到地的metal對reference輸出的溫飄有較大影響。請問以您的經驗,這種影響大嗎,有什麽改進的措施嗎?
! o" N" T  Q! q8 `2 y2 M% ^0 o5 C還有從postsim的結果推斷,地電位應該是向上飄了,有這種可能嗎?# K8 e% n# y+ N$ H2 x
能具體介紹一下您說的電阻匹配嗎?
/ J8 S) M# ?+ J" X謝謝!
9 d9 a( q% S6 ~1 |也請其他各位高手指教!
發表於 2012-7-16 20:58:42 | 顯示全部樓層
相同面積下我再公司作通常會選能畫到16或25顆的尺寸(2X2, 5X5, 10X10)
9 U2 L! h# I$ C8 Z8 n( o! b) e科數越多OP_OFFSET影響越小
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 09:39 PM , Processed in 0.128007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表