Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 19335|回復: 17

[問題求助] 請問在Layout如何數位與類比

  [複製鏈接]
發表於 2008-8-21 17:09:24 | 顯示全部樓層 |閱讀模式
請問一下各位大大...
3 B: R, Z) T8 w1 d" }2 u小弟想要學Layout
# f* ~. v/ ?2 l( w. c2 H現在先從數位的畫法先學起,慢慢在學類比的畫法..., H7 P- a4 q- K& K' _" h
$ e2 m% n4 {8 l+ t( W6 r' l
問題:* r. O: z1 Y+ b+ ?+ Y
1.如何去分辨數位與類比?(在Layout上)
9 C$ D/ J' v: \% p& Z2.數位與類比畫法的差異?/ {/ C! B# P7 k7 n" p
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?$ W3 I7 i2 B* H' l
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
7 o; h" ?8 Z4 u- X拜託各位大大嚕...謝謝你們
發表於 2008-8-22 17:15:52 | 顯示全部樓層
電阻電容的layout方法 & V5 x; p. L% v" ?. m) q
- W, r+ b4 n9 @* k% }
在論壇應該可以找的到
# ?& o% J) `7 [+ q3 ]. zhttp://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD
0 D, l0 x( C0 s% [" A5 _  l  o
5 N( a/ A1 i6 }1 s2 n- g2 b我覺得要學好layout 對於製程要也一些觀念
: h8 Y* F# U  F1 m
, h4 @( f. z! m" o# e7 O& e這樣子才知道自己在lay什麼
- d" S& B' X! p& I/ x$ w) g5 i# _' o+ e
在製程上會有什麼影響,可以嘗試把一些簡單的layout+ J; F+ w  ?& @% K! x) f$ v! Z
, S" y, i! i$ ~: U7 B: F
隨便劃一段,將他的橫截面畫出來
 樓主| 發表於 2008-8-24 16:57:44 | 顯示全部樓層

認同...

嗯嗯~我認同這位大大ㄉ說法
* M7 @. N+ ^$ V* {! k# H製成觀念也是很重要滴...
2 g3 [6 r' w$ O* g7 G: x( P3 c課本上的截面圖...* Z2 a! E  k1 V
經過學校上課...小弟有點概念了~& I# G- V" ~) e
謝謝你~
發表於 2008-8-25 14:56:53 | 顯示全部樓層
別那麼客氣啦!
' \/ z! H% x. ~1 ~) z9 H3 X
8 @; `8 |! q' ^8 D我現在也是學生
  n% ]1 d' r: m9 |4 Y8 i9 Z% u7 l6 m+ ], d! z0 f
或許只是比你早一些時間學到而已" n7 C2 ]$ o# v& w3 R" G

- e' `5 {' F6 L5 b* d2 D5 l& _有問題都可以在一起討論
發表於 2008-8-29 16:23:04 | 顯示全部樓層
1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法
4 ^* V1 |' T& i; T6 ~" b# G   要問rd.0 |* ~$ x" s( p+ B1 S9 X
2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
' `2 f# q7 d4 P( \, i( {   就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線: ?1 O% h6 L5 a4 {5 ?1 M- W
   也要講究,其實就是designer依據電路去主導layout/ i4 W, k; E3 k# t. P$ x- i
3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
- g" {' c% }" _8 M   我知道電阻有一個公式是這樣,R=(參數)*L/W(是從R=q*L/A延4 y, V  M) @7 n5 m
 伸q是介質係數).4 @7 S5 G$ l1 h% C' X
4多看多問多畫,其實也沒啥難.
發表於 2008-8-31 01:36:53 | 顯示全部樓層
1.如何去分辨數位與類比?(在Layout上)   2.數位與類比畫法的差異?
& ~9 O# q. U- }數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
9 P* P# l2 j7 w5 l
2 k+ J# @# S! z/ z3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
4 q1 v8 Z. I: y2 \- Q一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.) t& m0 O. s: w6 }/ z) R( V, E
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??0 x) j* \/ z9 t
多動手layout,多看design rule,多layout大模塊ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等
5 d( d  a/ q& h/ n
* Z1 M* F3 g7 S( J1 h# b- Q: S希望對你有點幫助
發表於 2008-9-1 11:21:06 | 顯示全部樓層
上面的大大說的很好6 |1 f8 ^1 J7 D" d0 X1 d) `
我覺得多做自然會有經驗累積
& O! Q' T6 E$ q: `會越來越有sense
發表於 2008-10-1 00:11:09 | 顯示全部樓層
一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
9 Y, z7 |! T+ @$ h7 `& ^& o0 s1 G1 a4 b3 h. T" G1 s
第一個問題: @. v4 Z1 U" Y
想請問一下上述的原因
: M, C; @' K: y# f# s- ?第二問題
9 u3 @  l% [$ X3 k. R因為剛學LAYOUT  幾乎都會加上dummy  是所有情況都加上dummy比較好,還是以abba排列不加dummy會比加還好
/ C5 I2 [$ h3 F$ |. |0 ~. A
+ H8 D/ Q7 X8 D- ]請指教  謝謝
發表於 2008-10-1 11:04:43 | 顯示全部樓層
abba排列不加dummy會比加還好
! s3 z. `3 g4 w" J! h
4 J+ d, y, A8 N, x* p2 U+ @8 u這句話應該有待商榷吧
/ ]. w! U9 g$ E. I9 D4 \如果挑剔一點, ab device尚未maching
. ^2 Z+ h  X# `( K6 U$ v: O) G" Y; m若dabbad, 會比較好點吧,
6 H  S: K. a+ X' {0 `! d- P8 Z& Q3 [$ }- p7 B
每家公司都不同, 討論討論囉
發表於 2009-3-5 03:54:18 | 顯示全部樓層
通常類比電路會加上guarding,數位電路就不會考慮了^^
發表於 2009-4-23 14:19:43 | 顯示全部樓層
數位應該就是是傳送簡單的0 1 訊號, \: c2 A# y; Q$ S8 F% |' H* G
在layout大概只要線跑的過就ok) J+ E( R+ P* P) ^- b* M1 ?  M
除非一些叫髒的clock訊號要特別注意2 l6 ^- u3 O* v
5 A) O/ J2 p: X6 d$ L! m4 Q4 K) {
類比訊號就會比較雜亂 (高頻 電流量 等等)% E- t+ r8 \6 P7 ~6 o" m8 Y
所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積
發表於 2009-4-23 22:13:40 | 顯示全部樓層
問題:
# }% B3 p4 V1 E: ^* k1.如何去分辨數位與類比?(在Layout上)
; y. V* b2 L' O0 ?應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
2 ^7 O: k5 H& I- U2.數位與類比畫法的差異?
) d3 @5 l) N! `, L& [. Z如上面有大大提過   加NRG或是PRG 這些都是類比 必要的2 p; M7 b5 L% a7 N4 @2 v
數位求面積最小化1 }- B9 @6 ]" U4 P0 d& ^
類比講究對稱 匹配  電氣特性 為考量$ U( e# \- C( _) s
如有不對請指正
發表於 2009-5-1 14:38:09 | 顯示全部樓層
類比layout考量較多元, 需累積很多經驗
  v9 e( P" w, |! x- v必須要更了解電路特性, 一般需要求designer提供layout gideline; w" j* R  b+ e  a6 L# `" S
否則容易有問題
發表於 2009-5-4 21:08:05 | 顯示全部樓層
在晶片佈局(Layout)考量方面,類比(analog)部分與數位(digital)部分所考慮的方向不同,所以對於在佈局時,方法也有所不同;數位電路最主要考慮的是面積的考量,故通常都先製作單位元件,將VDD與GND的高度固定,每個單位元件都以此高度來佈局,不用考慮noise及match之問題,其最大原因為數位電路的noise margin約為 ,所以雜訊免疫能力很高,而元件之間的對稱問題,也不用考慮,
0 J  y" }! y& U: g, \% ~& I/ R9 j
- \" ^( C9 }, O  \但在類比電路佈局中,對於對稱MOS必須盡可能的match,使MOS可以同時受到雜訊的影響,讓雜訊變為共模訊號,則在OPA不會被放大,進而不影響訊號的正確性,如Amplifier中的input端。一般的方法是使用common centroid來達到目的,在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring,可以盡量減少雜訊對於MOS的影響,以達到保護電路的效果。' z- q9 T2 T% O9 W5 }/ D( \

& |- r3 v% b- P5 ?7 G8 `在Layout電路的元件擺放位置,需要讓MOS與MOS之間的間距為minimize,且MOS之間的連線路徑盡可能成為最短路徑,使得線路上的寄生電容與寄生電阻盡量減小,則產生的效應對電路的影響可降至最低。
+ u6 Y0 n! M( i7 q5 z$ F/ z/ SPower lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上,因為連線路徑必須承受電路整體的電流,使得我們必須加粗連線路徑,以提升路徑上可承受電流的程度,避免連線路徑因電流過大,導致大電流而燒斷連線,形成斷路。從另一方面考量,因為我們加粗Power lines,使得路徑上的寄生電容變大,當power line有雜訊時,可以透過此寄生電容達到減少雜訊對於電路的影響。; ^4 m9 {1 u' p# r
2 ?6 Y$ |( |$ ^% [3 o
其實講了那麼多,還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些,才知道為什麼電路要這樣子設計,這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。
發表於 2009-6-3 10:36:46 | 顯示全部樓層
类比的尺寸比较大
% k2 r# a8 ~& d9 O9 ?) X7 K而数位一般是最小尺寸- V6 R+ c5 q- w1 G3 H+ {' _: a  z  N
这个方法比较简单可以分辨出2中的不同5 G$ V5 ?" `3 Y1 e' V6 \, m
很多的东西都很难一言蔽之,要在联系中体会
發表於 2009-6-11 00:51:57 | 顯示全部樓層
1.如何去分辨數位與類比?(在Layout上)
1 n" ]* B5 V) c8 y
# I9 `5 Y, R3 v: q- m& c) I% ?RD設計出來的電路是Digital,就是Dgital Layout0 d* c7 ~: G2 E
RD設計出來的電路是Analog,就是Analog Layout) y+ |8 M# H  n* A
在Layout上沒有很明確的去區分
; M- e5 R# C  R, N在製程上倒是會有所區別' O5 d& O( w# y- [* U1 ^
一般常用的製程有9 Z" `% Y9 \7 i% T, q$ S
CMOS製程(有純Digital,有Mix Mode)7 U. W: i4 X+ d! y4 A& @$ z; Z: F
Biolar製程,Bicmos製程,BCD製程....9 y5 T& r- a9 D9 x  p" B6 c
就看RD設計時所需要的元件,工作電壓...去選擇囉!!
2 P# ^% S& E  L+ W' ?: n9 \5 j, ^- g2 B7 @
2.數位與類比畫法的差異?; j+ P+ ~2 l% E; l  Q/ `0 d$ ^

' b% X- ]% @8 ^, X* A1 QDesing Rule是固定的,很少會因Digital或Analog而變
7 \9 O: O, ?* ~' o8 a& h3 l+ O2 W' S要說Digital與Analog的畫法差異
. L9 ?5 `5 R, Y應該說是在Lay Analog要注意的地方會比在Lay Digital時要多
' U4 L3 h" W7 u: \4 V通常Lay Digital只要符合Design Rule就可以+ c7 c, J2 v% z! f7 W% I/ t
但Lay Analog時有些原件的擺放方式就要注意囉!!
# k& g) `4 A  z# l* {, L8 R# s
9 [7 g7 U# S: l! X/ w. c9 O3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?9 I5 u! _9 Q$ t  Y& ^$ J
4 Z( F" a. T# B8 x, o
電容,電阻的產生,取決於你使用那種製程* B/ A& ^/ q4 i, |0 G, s  B
電容一般常用的有Mos Cap,Poly1-Poly2 Cap
) I# w' E- k5 s0 X電容值算法,一般FAB廠會告訴你每um平方有多少pF' y1 n' B  @' u) z% D$ }
每家FAB的Oxide厚度不同,所以電容值也不同
; C% i/ U" [3 K8 e' u. x: ]電阻一般常用的Well,P+,N+,Poly,Poly2都有) \) j- _& d1 o' r1 u, S9 v
阻值每家FAB也都不一樣
% o/ }. {/ O" R- D3 n% l" k: I: H
* H& k+ _. J: l, s. U4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
  M# v3 @. A/ s7 s' B% c$ _: B! \+ T. k1 O
多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
: v% P" w* P2 Y6 V5 \5 |應該能多少有些收獲吧!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 09:50 PM , Processed in 0.139008 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表