|
這邊小弟我有個疑問,不知道各位有沒有試過將variable,integer,sinal當作計數器迴圈紀錄用,然後做合成後出來的電路有何不同?如果哪位大大驗證過請指教一下!
- ]: S; w `2 N
* D( z0 ~5 X. b0 S' [2 G" L例如: / O& w2 d' M; i8 P' w7 d8 }
begin; J1 H' p9 D5 V
variable_mode : process(vector)9 S( y$ h. x2 A Z% V7 D& k( B
variable reg4 : std_logic_vector(3 downto 0);8 L0 x! g: T) w9 h. L5 x
begin7 A" i4 x% {& L# s
if vector = '1' then
4 [) z+ }, E* o g+ f reg4 := unsigned(reg4) + '1';
! t4 c+ Z) n7 x1 `* U0 E* E/ a% F end if;
$ w9 [/ Q/ P5 m. Y* J5 s* @5 p3 P5 w cout <= reg4;
! c6 b, X5 Z+ t# t end process variable_mode;8 H2 k& p& K. O# y# z3 Q* {3 M- \
( K4 w8 Z: R- j" u
signal reg4 : std_logic_vector(3 downto 0); U3 M6 Q6 F) i# X! O
begin) s2 b1 |! A6 k0 m# h( ?# n
signal_mode : process(vector)% j9 I2 i' ?1 m0 G( k. d2 f
begin$ |8 R3 g" U' Z; i2 E: W2 t
if vector = '1' then2 V4 ]. t( B# |3 L+ Y. L% q5 @6 s
reg4 <= unsigned(reg4) + '1';
; x1 U! \6 M3 r1 v- [$ k end if;
0 Z5 a* U+ Z( U' h) A* T4 X1 \ cout <= reg4;
- q- k7 _0 l+ L1 U6 B end process signal_mode;( a. s/ h% d+ R* x. M/ C
5 d# M5 H, D5 K3 R...等,這些不同性質的參數在合成後有何不同?
3 y. F6 ]8 _/ `請問有哪位曾經有試過研究那不同嗎?我很想知道... |
|