|
我也是碰到這類SPI的問題~ a3 S1 A. [) t, o) m
. F& e8 g X+ A% B3 v. j# J架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)% C6 d; t- Y, ~! e4 ]
FW不願再傳輸時透過A/D bus製造SPI_CLK! O- t# M7 m! l9 a. C* `9 X
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)
7 Y$ A3 t, R0 U: F# N8 Z; {7 D y9 h6 J5 f/ A }8 f+ l5 l
問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
7 z! x+ p- R3 Y2 b6 N$ A0 {/ Y! \- i" E* t$ U% L
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)
3 s* m% k, U& | 此頻率如何產生??1 A; t* r8 M" @# ^8 B1 _
U7 w, m7 `, r; F+ `+ R2 H1 {. F: e2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|