GUC 宣布 LPDDR4 IP 進度並重申致力研發 DDR3/4 DIMM 應用

SophieWeng@G

彈性客製化 IC (Flexible ASIC LeaderTM) 及混合訊號 IP領導廠商創意電子 (GUC)，2016年3月17日宣布新增兩款16 奈米製程 IP：LPDDR3/4 PHY/Controller IP，分別採用台積電 (TSMC) 16FF+ 及 16FFC 製程。此外，公司也重申努力投入持續成長的 DIMM 市場，計畫在今年完成 DIMM 最佳化 DDR3/4 PHY/Controller IP 設計定案。
9 M+ z+ p0 _( u, a8 A
0 s  }$ @' z+ E/ r( e9 q% a. [新的 LPDDR4 IP 速度能夠在實際對接SDRAM時，data rate達到 3.2Gbps。此16FF+ IP 於 2015 年 7 月通過矽晶驗證，並於 2015 年 12 月完成首次採用 16FFC 的客戶設計定案。
. v! l5 A) K2 E# Y  O% S
* [; `# ^9 O* }, Y9 v5 F6 kGUC 的 (LP)DDR3/4 PHY IP 具備auto training功能，可提高運用時脈並讓客戶更容易使用，其中包括 PVT校正、CA 調節、寫入均衡、閘道調節、讀寫眼圖調節、參考電壓調節、每位元校準及複製路徑校正。各種低功率模式 (閒置模式、IDDQ 模式、深度睡眠模式、變頻模式) 可進一步降低耗電。
  k: `5 P0 b: s4 T
GUC 研發部門資深副總經理梁景哲，在說明新 IP 的重要性時表示：「這些更快、更小及更省電的新型 IP，展現 GUC 持續創新的能力。推出台積先進製程的精密 IP，更可進一步實現客戶的高價值SOC 設計以鞏固本公司在業界的領導地位。」

由於全球資料持續呈指數成長，且資訊需透過雲端服務與數據中心處理，造成 DIMM 型 DDR 系統等高密度、高頻寬及低延遲的記憶體解決方案需求迅速增加。在談到公司以 DIMM 為主的 DDR3/4 介面 IP 開發計畫時，GUC 總經理賴俊豪表示：「我們發現 DIMM 型記憶體介面解決方案的需求大幅增加。客戶向我們表示需要效能穩定的 DDR4 PHY 及 controller IP，來因應 DIMM 環境下更艱困的訊號完整性挑戰，並以此建立完整的 DIMM DDR 系統。面對客戶的需求，我們計畫推出支援DIMM的 DDR4 複合IP，為客戶提出解決方案。」

) f0 k; b5 n/ Z5 {* I: s! eGUC 內部研發的 IP 產品組合包括記憶體介面 (DDR/ONFI)、高速序列介面 (SerDes)、資料轉換器、硬化 ARM 核心、多媒體及基礎 IP (元件庫、I/O、SRAM)。GUC 的 IP 生態系統極具靈活性，能與來自 GUC、台積電及其他廠商的 IP 共同合作，建立最廣泛的設計方案。

, l  x- m& ?( ?( k