Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9192|回復: 9

FPGA-Based Prototyping on your current project

[複製鏈接]
發表於 2013-9-3 16:22:33 | 顯示全部樓層 |閱讀模式
In your verification flow, please select the primary EDA vendor/tool your team is using for...
3 W; I- b7 Q5 |+ L. `: |" V6 V7 _+ x
If other (please specify), or you don’t know?
單選投票, 共有 0 人參與投票
您所在的用戶組沒有投票權限
發表於 2014-6-25 13:54:11 | 顯示全部樓層
Altera與Cavium合作,為網路應用提供經過預先驗證的資料封包分類解決方案
& |2 `) R) D' m  ~, g可立即部署實施的解決方案採用了Altera的Interlaken Look Aside IP以及Cavium的NEURON Search處理器, A6 l( H2 T1 A5 ?3 X9 @: u' {
/ @! T/ U8 T' x) c4 l( {5 g- b

6 c; g! k' m; {! \0 n" y& z) q2014年6月24日,台灣——Altera公司(NASDAQ:ALTR)今天宣佈,其Interlaken Look-Aside矽智財(IP)核心通過了測試,與Cavium的NEURON Search™處理器相容。這一個可立即部署實施、經過預先驗證的解決方案,為網路OEM提供了低延時、高性能資料封包介面,適用於包括路由器、交換器、防火牆以及安全儲存在內的多種網路應用。Interlaken Look-Aside IP核心目前以Altera系列同類最佳IP核心組成的形式提供,經過最佳化,整合在Altera Arria® 10和Stratix® V FPGA中,具有性能優異、延時低和面積利用率高等優點。" ?9 B6 W+ a* J" d8 |

9 n: ^9 b% c2 }2 r1 }Altera採用FPGA架構的Interlaken Look-Aside解決方案實現了資料通路元件與旁視輔助運算器之間的相互操作,其傳送速率高達300 Gbps,性能達到每秒5億資料封包以上。Interlaken Look-Aside IP不但性能優異,而且還提供軟式核心邏輯和硬式核心邏輯模組,客戶能夠非常靈活的進行用戶介面、通路和資料速率配置,提高了整合度。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2014-6-25 13:54:22 | 顯示全部樓層
Altera與Cavium使用Stratix V FPGA和NEURON Search處理器,測試並驗證了Interlaken Look-Aside解決方案。低延時資料封包介面,以及可擴展儲存空間支援實現高性能、大容量存取控制列表(ACL)與資料封包分類應用。Altera提供了相互操作性報告,介紹了使用Altera Interlaken Look-Aside IP核心與Cavium NEURON Search處理器的測試方法以及性能標準。
5 s8 I/ m( }+ p4 n* a( i
3 a3 }! c8 G$ o# M$ \: A3 n7 v  WAltera軟體和IP市場部總監Alex Grbic表示:「Altera同類最佳的IP核心設計實現了業界最佳性能、最低延時和最少資源佔用。我們與Cavium合作,展示了我們產品之間的相互操作性,我們的客戶能夠充滿信心的使用業界領先的解決方案。」
9 o  Y8 r* h. C# p
2 d1 g4 \3 _1 K; t* O現在已經開始發售Cavium的NEURON Search處理器系列,主要針對多種高性能L2-L4網路搜索應用。Search處理器系列支援1百萬條IPv4和IPv6規則,每秒實現數百萬次搜索,最大功率消耗不到20W。NEURON Search處理器在儲存規則和指定規則表格式方面非常靈活。+ n+ O+ v* r0 J( K, ^# z! I+ U
1 F+ e6 z# W, O/ {% `3 b
Cavium的NEURON Search處理器產品線產品市場總監Weishan Sun表示:「Altera與Cavium的資料封包分類方案,是我們客戶所需的低風險高性能協同處理解決方案。Altera的Interlaken Look-Aside IP結合Cavium的NEURON Search處理器,是一種易於整合的解決方案,與沒有經過預先驗證的硬體方案相比,支援我們的客戶快速啟動電路板開發,節省了寶貴的工程時間和材料。」
回復

使用道具 舉報

發表於 2014-7-11 10:37:26 | 顯示全部樓層
Hardware Applications Engineer – Cores
4 I$ g6 o; S, f+ X$ c+ P, X6 x
% F0 z6 k6 q: r, v- T7 z公      司:A famous IC company! L) B! Y* X9 q+ G
工作地点:上海
$ U% k6 d- A8 S, W) I" a: O& J
( D! L) U6 V- h  c& [& nJob Requirements:
  \3 U% v3 R% B9 @2 `1 zQualifications   O2 W/ R' G7 S4 N0 w
Good university degree, in Computer Science or Electronics Engineering ideally, although other science graduates would be considered if they have relevant experience.
$ y* K8 h! ?5 m" D; e9 r" J; H) Y+ {1 k& Y
Experience
7 C* K( f, y' J0 `; s6 j   Minimum of 3 years industrial experience
( c8 x$ C5 p& @9 h   Strong understanding of XX processors 3 L& t, Z3 K# f1 h
   Experience or knowledge of FPGA or ASIC design, simulation and/or verification techniques, including RTL coding and simulation, in Verilog or VHDL, Z4 w7 [, s: U' g/ w
   Understanding of FPGA or ASIC implementation flows (synthesis, scan insertion, layout) # j7 ]# I) o' ~
   A good understanding of the interaction between software and hardware
4 h& R4 t1 \! D4 [6 Z( i) W, [   Demonstrable experience of problem solving and debug skills
- b% U; ~* w" F( I! T- \$ f) }0 j   Experience of interacting with colleagues outside of China
回復

使用道具 舉報

發表於 2014-7-11 10:37:31 | 顯示全部樓層
Desirable
( {% y& J+ ]+ _" U' E! ~0 Y$ x   Knowledge of XX architecture and AMBA protocol
2 d% k. W+ p7 c; V# I' P9 @7 k   C/C++, assembler coding or other programming skills. % ^) {9 Z& L) E* {
   Experience in integrating SoC peripherals . F" l9 T, I: R' Z. r

8 M) a6 H6 O+ l+ C+ b9 b: K8 [. ^Personal Requirements
- E: g3 c5 Z6 i/ B) Z   Must be self-motivated, self-managing, responsible and proactive
$ p5 |- d/ f$ q' Z! D: U/ M   Must have excellent written and verbal communication skills with both colleagues and customers, including good written and spoken English
9 Y; j" r8 n* ]   Must be proactive in obtaining engineering or management input, in order to complete project and internal tasks in a timely and accurate manner- |# [3 d' T3 Q: H& `
   Must have the desire and ability to solve problems quickly
1 a+ {, Z: t6 w' f   Must be enthusiastic and well driven
' J# y9 p5 B( Y- o! X/ V% s  V) h   Must be able to schedule own workload and plan tasks – based on both internal and customer requirements.  1 n+ d" C( r* e6 N0 W  S2 _
   Must have good inter-personal skills, and be able to work well within a team; especially when under pressure
0 r$ O; y9 `4 L: r   Must be willing to be flexible and accept new challenges. : j4 H$ E" m( B/ P0 `
   Must be able to travel on a regular basis, both to give customer training and also for internal business reasons.
回復

使用道具 舉報

發表於 2014-7-15 11:16:45 | 顯示全部樓層
美高森美完整的新型SmartFusion2 SoC FPGA評估工具套件 讓OEM廠商可加速原型設計和應用開發
/ y$ Z. u7 J0 |+ r功能豐富且負擔得起的平臺使得OEM廠商可利用SmartFusion2在同級產品中的最低功耗
( `, o4 ~. Y( D# z7 N6 E1 W5 f高可靠性特性和同級產品中的最佳安全性,並以顯著的上市時間優勢構建具有高度差異化的產品
8 x* k; v5 F$ M" g/ l+ D7 T% v, o6 ^) O# S1 Q
  t; j% v2 O$ N. D- b" F) U
功率、安全性、可靠度和效能差異化半導體解決方案的領先供應商美高森美公司(Microsemi Corporation,紐約納斯達克交易所代號:MSCC) 宣佈提供新型先進的SmartFusion®2 SoC FPGA評估工具套件,新的SmartFusion2評估工具套件是一款易於使用、功能豐富且價格負擔得起的平臺,它的設計讓設計人員可快速、輕易地加速其應用的評估或原型設計。OEM廠商使用美高森美的主流SmartFusion2 FPGA器件,可以充分利用這些器件在同級產品中的最低功耗、高可靠性性能和同級產品中的最佳安全性技術,來構建具有高度差異化的產品,並協助他們贏得顯著的上市時間優勢。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2014-7-15 11:16:51 | 顯示全部樓層
舉例來說,SmartFusion2評估工具套件可以簡化基於收發器 I/O 的FPGA設計之開發,這種FPGA設計是現今例如PCI Express (PCIe)和基於 Gigabit乙太網等系統所不可或缺的一環。為了加快評估和原型設計,美高森美先進的評估板與小外形尺寸的PCIe相符,這讓它可以應用到任何具有PCIe插槽的桌上型電腦或膝上型電腦。市場研究機構Infonetics指出,載波乙太網市場將於2017年增長到大約390億美元。& h" l: _# D+ D9 j) Z% Y7 t: u
! y0 s2 ?* I) s$ p$ [" o, y9 N! i4 y- n
美高森美軟體和系統工程總監Venkatesh Narayanan表示:“我們新的SmartFusion2 SoC FPGA評估工具套件充分利用公司作為市場領導廠商所擁有的豐富經驗,是那些剛剛開始使用基於FPGA處理器之設計人員的理想開發平臺。由於設計人員無需從頭開始,因此我們讓新設計的實施變得更簡易。對於OEM廠商來說,讓設計快速實現是一件非常重要的事,美高森美新的工具套件為客戶提供了其所最需要的主流功能,以非常合理的價位提供了25K LE SmartFusion2 主流FPGA和SERDES評估功能。”
7 o, ~8 q( I8 ~
7 u1 R9 m. x- `/ b3 m這款工具套件提供了全面的功能集,包括PCIe、Gigabit 乙太網、全雙工SERDES SMA線對、DDR記憶體、SPI Flash、USB On-The-Go和數個可為廣泛的應用開發建立其所需靈活性的擴展介面。藉著購買評估工具套件,開發人員還可以使用美高森美全系列業界領先的開發資源,例如參考設計和發佈範例應用展示的能力。
回復

使用道具 舉報

發表於 2014-7-21 10:48:15 | 顯示全部樓層
Senior Digital Design Engineer1 Y* ^1 o* |# R0 C0 C
0 v/ _7 A! }4 s& n: y
公      司:A famous European IC company
. F7 ^& Q! r* {# Y: z2 L工作地点:上海
' K, t9 K+ r4 K1 u& U4 D3 q" a" e/ E! I: p
Job description  
1 S+ z$ b, c" X6 y. P/ o* A- define system partitioning of s/c circuits and system  ; H% }2 N  F6 s& z% b0 D
- define HW/SW co-partitioning  1 \6 c  \, p, t' x1 [9 R+ g. T
- provide technical feasibilities based on system simulation and/or FPGA based demonstrator  
- U: ?0 i$ j& m' q1 q; X4 o& I- propose new technical solutions on s/c and system level  7 y% t/ A' j5 K2 z& s
- design digital part of mixed signal (smart power) ASICs  
4 h1 r" I! m8 ^# t; `$ ?+ b' p- close cooperation and interaction with international teams  # j5 S- I" C5 y
- coach junior engineers  
- P% k" `7 i# J3 `- u/ N1 n$ Z& [  p8 t6 o
Required knowledge competencies and attributes  ; `7 }6 ^8 ^& K& D2 M8 H
- master degree in microelectronic circuits or systems, Communications, Computer Engineering (or equivalent)
6 `- G8 ]3 J5 J8 B- > 5ys experience in digital design  " D4 W& h# Q+ z; P- q
- good understanding of ASIC mixed signal flow (Cadence based)  
( N: ~% R, Y3 u7 l- strong background in HDL coding, verification and toplevel integration  
' a' t$ H* E  Y7 F' A- e- good understanding of communication interfaces used in Automotive (SPI, CAN, LIN, Flexray)  ( ~; r& W& P3 ?$ ]0 ^
- experience in FPGA development  8 n8 ^4 n  X- j9 n+ J
- very good communication skills (written, oral)  
$ J/ R7 U# }! F0 b+ N9 H- self motivated and high level of flexibility  
( Z% H1 d$ v+ g3 g; b- foreign languages: English, German (not a must)
回復

使用道具 舉報

發表於 2014-8-27 15:23:16 | 顯示全部樓層
Altera計畫推出符合軍用溫度規範的20 nm FPGA與SoC元件0 v3 `3 V+ |& J
Arria 10 FPGA與 SoC通過Mil Temp的檢定,可應用於軍事客戶,% J! S# @9 H& z, P6 K. _( n- t
在設計航空電子、雷達與其他高可靠性應用時,可以進行早期的規格決定2 r; ~; r& Q" P- a5 m2 D

+ ~( `; s* q2 L2014年8月27日,台灣──Altera公司(NASDAQ:ALTR)今天宣佈將為它最新的20 nm Arria® 10 FPGA與SoC,進行軍用溫度(Mil Temp)的認證計畫,也就是將會通過極端溫度環境(室溫-55℃到125℃)的檢定。除了這個分級之外,Altera還在速度等級、通訊協定,以及外部記憶體介面上提供指導準則,以便最佳地配合特定應用的需求。所有的元件都將通過Altera進行的鑑別、檢定與測試,以提供較短與可靠的交貨前置時間。客戶可以透過在myAltera Military Portal設定一個帳號,以便接收通知、取得分級與軍用溫度手冊。
" [7 L% }; t! d& f& W% B' ~+ ~1 D0 C) p* B, \
Altera軍事、航太與政府事業部資深總監David Gamba表示:「Altera透過確保我們多樣的下一代產品都能夠符合Mil Temp的規範,這是支援軍事客戶所做的承諾,雖然並非所有的國防應用都會在Mil Temp規範的極端條件範圍下運作,但是這些資格認證計畫的早期通知,還是可以提供客戶在目前便進行有價值的平台設計決定,隨後再來進行成本效益的變化,且更易於進行設計的轉移。」
7 a3 e$ m+ M+ c+ ]1 I# O: [
8 t* B, Q/ W9 U- c" sArria 10具有硬式浮點DSP區塊功能! P2 r! n! _9 O8 ^. ~7 D
Altera的Arria 10 FPGA與SoC元件是業界唯一具有整合式、符合IEEE 754規範的硬體式浮點運算元FPGA元件,相較於市場上其他的硬式浮點解決方案,它能夠提供業界最高的每瓦GFLOPS效能。在Arria 10元件中的硬式浮點DSP區塊可易於提供內建的浮點支援,因此能夠縮短6到12個月的開發時間。這些巨集指令對於許多軍事與航太應用非常有用,包括從即時戰略決策應用到廣視野衛星偵察平台,它們也可以用於地面基地與空中相位矩陣雷達,以及指向性天線應用的精密設計之中。
& t. K6 l) [; w7 ^" P+ }. ]1 l. W+ M  ~
Arria 10 SoC也是業界唯一整合了ARM處理器的20 nm元件。
回復

使用道具 舉報

 樓主| 發表於 2014-9-11 14:01:15 | 顯示全部樓層
FPGA工程师6 K+ g2 G/ K  G- [7 J9 R
公      司:A famous IC company
! t$ b$ B, c' ]% m& V工作地点:上海
! D% z1 _5 y; r
9 X# }/ V8 H1 f4 I- W3 z岗位职责:  
2 w$ u( V1 T6 e- W4 E0 I& ^1、负责各种FPGA原型平台的搭建、调试与维护  
3 u" f4 x8 A7 @' t2、根据项目需求,承担各种IP和SOC芯片的FPGA验证  
" d* e+ c5 Y* f9 M/ h3、设计芯片项目的原型平台,协助软件工程师完成底层驱动编写、系统移植等  
/ I( |9 ]  I( U" b7 Y' R
0 s2 i/ T: U; ]6 y$ u1 R职位要求:  4 n8 d4 R. |# F: u
1.大学本科及以上学历,电子、通信、计算机或微电子专业;  
* i# q* }( Y: g# R+ K' U( ^# c2.有扎实的数字电路基础,熟悉Verilog等硬件描述语言的编程;  6 y  _( h$ A( W* d/ \0 p, Y
3.有一定的嵌入式软件开发和板级硬件电路设计基础;  $ l2 ^" m6 ?2 D( r
4.1~2年的FPGA相关工作经验;  
- v* d* T8 Q! q: }( H; f# [5.具有较强的学习能力、沟通能力和良好的团队合作精神;  4 B4 }( g5 k8 m( q$ t9 g
6.有大型SOC芯片的FPGA平台开发者优先考虑。
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 04:40 PM , Processed in 0.129008 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表