Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
查看: 12174|回復: 1

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
發表於 2013-1-14 17:15:14 | 顯示全部樓層 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯 " |% h% B2 A4 D' b5 f; o/ b! {
2 o! [0 I. j4 @7 T7 {; Z8 n
大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World
% |4 M: H3 m1 J+ N8 ?- C0 R8 D網址: http://www.asic-world.com/index.html
" H+ l( b. @0 `7 f! L9 f8 I+ H0 R到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
- l6 M7 k$ }" T, G) m7 o7 Y1. Digital: 8 D" |& S5 i5 I0 j, R
(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。5 ?7 B' B) z7 {" m; _
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
  [/ f; Y% H6 ^" z( f( X1 h(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。, Q% @! e, {8 g- c/ n
(4) Books: 提供數本關於Digital方面的書籍
8 W! x0 u0 V  K* ](5) Links: 關於Digital方面的其他相關Tutorial或Simulator等1 L0 c2 y* l# H# t: r
2. Verilog:
0 ~# ^5 T' p" ~. x0 }3 {' k+ b(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式0 A5 k) k0 T- T* F
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。: L& Q7 L9 r6 O3 l4 m
(3) Questions: 作者提供的數個Verilog相關習題8 s8 j$ b6 q4 P+ A) E' C
(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。+ t) |* a7 @2 @
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。7 D2 R* x- {5 V! E2 k: o* G
(6) Links: 與Verilog相關的連結或是驗證IP等等。
$ _  T6 c9 A- H( p(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)7 g0 l0 O$ I# A
3. SystemVerilog:
3 u9 i! z- v* W: J9 R3 E( @(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
: P& B( ]/ U1 y& Y& z(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)" q3 M" R. {; A* d8 y7 B  A. T
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
, U  \8 y: u- r, Q+ [& ?' i" S(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
- Q* Q6 T/ ?# p+ o. y(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
& t/ N2 @  H8 R5 v  A7 k4. Specman:3 |, V, _& H+ F! k5 N
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。  k9 ^: z6 \/ T. b  H) s1 ^
(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
) D! R  I0 i2 i2 o(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
  A% h% G( D1 t: Q) U# g9 f) B/ O(4) Books: 提供與Specman相關的驗證工具書
. q$ c; M& P% v! W  t! D5 M(5) Links: 提供與Specman相關的外部連結/ ^$ L. o0 \+ w- g
5. SystemC:4 y& s( _; W1 m! s* ?) c
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
4 _  o" p0 ~- n0 Z1 j(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。, B0 u1 R0 W. Q' b0 g) W
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
/ j6 f1 g2 l9 }* S5 w(4) Books: 提供與SystemC相關的設計書籍。/ E/ v, T6 H, s2 O7 ?1 q
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯 ; a" r; C, T$ W& W* Q

/ \3 _) p4 A/ u6. Vera:
' J. W, p8 L5 }(1) Tutorials: 介紹Vera的資料型態、循序控制等等。( E! C1 S9 D  O- G
(2) Examples: 提供與Vera相關的例子,如UART的驗證等。% y$ E' {. v& S# S
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。+ Z+ u2 Q. U! v! j) \- H5 j. E
(4) Books: 提供與Vera相關的書籍,這裡再提供一本9 v' R; @' ~7 n% X3 {9 R. i4 X7 `
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
1 I" j$ y4 q2 w( }(5) Links: 提供與Vera相關的外部連結,這裡再提供一個1 G# k# \: S& g; l4 }* O5 i
a. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
* \3 G0 Q- w$ u# c+ G7. PSL: 跳過,作者未多做編撰
5 ~- ?2 }& Y; t' L7 }7 Y( f8. VHDL:
) @  C6 S- V0 o/ Y8 _(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
( z! k, Y( y& c) I7 K0 I5 y" q(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。
, i/ K; U9 ^+ U* F(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。
" }% M, _- R+ M; w( F! l3 G(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:! r. z6 H% a4 A  ]1 z0 o
a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
* X. G) M6 O/ \3 v% _+ Q8 Eb. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
3 D3 u/ z$ v' V4 a(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
3 ^7 z/ Q9 r# ^. l0 l! Xa. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
3 b% S+ q4 X" v% @) Z/ ?+ M" Jb. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)
8 ^' Y3 C* n* Q5 Qc.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
. Q: Z2 I4 J' v. y! S7 U! f9. Scripting:
: d0 }& R& b0 A8 b$ A6 X6 v: \(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
1 ]& a% O1 [+ T2 T7 ~(2) Examples: 作者尚未加入
! ]8 V3 b& H* |4 ~(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
+ D& |6 M' j' l, c$ ?  @! A* Y(4) Books: Scripting的工具書,例如Vi Editor方面的。1 I1 c) e1 ?. i6 [* M/ j& X
(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:
" e# m7 j+ [8 X' D) e  B# f# va. http://linux.vbird.org/linux_basic/0310vi.php7 o; m) h, w" x, r! W
10. Tidbits(小常識):3 x1 j* B8 g: m8 K# {$ U( x
雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。5 O. ~$ |1 \. M. `! h) u2 p7 R1 h9 o
# o; n! H1 X4 e1 F5 T
上述說明了這麼多,希望各位會喜歡這個網站~" `3 P, l+ ]  j. F0 U' E6 U9 D
另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!
" }8 g3 l; m7 ]' h- c5 KLaker主題的URL: http://bbs.innoing.com/viewthread.php?tid=118212987 g( `% ~4 d" E+ N5 @( S8 f
為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |才庫事業群

GMT+8, 2021-10-22 12:15 PM , Processed in 0.091006 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表