Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13916|回復: 1

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
發表於 2013-1-14 17:15:14 | 顯示全部樓層 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
! N0 c7 o+ H) }# |) o
# u, _/ \& h% n6 ]" x大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World7 o2 B0 B8 ?9 q
網址: http://www.asic-world.com/index.html
5 o$ ?2 c) _  S) |到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:6 U0 s5 A0 N) v9 B8 A/ Y8 g' ?
1. Digital:
/ b( H  ?1 y/ [* f4 H(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。: g4 `- Y' n' O. F' b; @0 ]  M4 u
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)* d8 Z( J2 B. [7 _# s7 F  W
(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
: o3 F# u5 `, C( E% x. L, E(4) Books: 提供數本關於Digital方面的書籍
; p) j  Y$ u5 |+ Q* f# ?7 R+ w(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等
" q6 k' f, P' P+ e( O- U! X* v2. Verilog:& k! S1 q1 H' G' u4 j8 q6 @
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
$ r' X8 ~1 |1 f& K7 g(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。# M0 V1 s# M  y! V' _
(3) Questions: 作者提供的數個Verilog相關習題
$ L& c/ m0 t; O" q(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。
. [$ i! T" ]! A( O8 b(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。
* }' d9 d+ D" I4 B7 O7 Q' z(6) Links: 與Verilog相關的連結或是驗證IP等等。8 Q3 {$ j! R* n7 }9 u3 ]7 `2 b0 `* W
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)2 w# r- V' W0 v% m" l  Q
3. SystemVerilog:
* r) C- g* d9 V8 Y  k9 H(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
# M  T; I! X( h& i# F+ d7 z1 C(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)
# G* \' }! c' B1 B$ {* |(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
& T6 _* i- h/ a* y(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
* ^8 c0 n: g; j3 K5 E- C2 @$ [(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
5 r( h/ }! M7 p4. Specman:
/ ^0 Z, t, b0 r, o, H4 |(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
# Q8 d9 }( ]$ g(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
/ m6 D8 H4 R; F: O0 W5 v5 E(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
& k; e+ p; X$ w* P8 M(4) Books: 提供與Specman相關的驗證工具書" Y$ e- C) O  Z% E0 I5 t
(5) Links: 提供與Specman相關的外部連結
4 w2 z/ N' M8 ^, ~5. SystemC:
) O' y& K" D6 Z' I0 @: M(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。$ X+ V! \3 y0 V3 w) f
(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。* F6 `* w5 {2 Y' L7 p) z! r
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
& P5 _- v. ?" D6 P' g9 U9 ~3 h(4) Books: 提供與SystemC相關的設計書籍。
( y# M2 W6 Y2 P(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯 - \7 p3 U  \/ W% {2 e0 a
# i: l9 t( E. I/ R% |+ H: {
6. Vera:
: d! @4 W4 L5 [(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
& O! O) B& {; T+ i9 p(2) Examples: 提供與Vera相關的例子,如UART的驗證等。
! ~5 H; T/ y* f! k$ o  n" m$ n(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
( P0 a2 v; A7 L! K/ r(4) Books: 提供與Vera相關的書籍,這裡再提供一本
# e9 {- [1 j4 P4 H/ K& Ka. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.* B& u4 _  y7 g! R0 v4 P& S
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
, N/ W2 M  ~( i. ea. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)+ R6 o; }3 _' M- U' R: G& r
7. PSL: 跳過,作者未多做編撰
9 [7 Z1 T" D0 O7 i; J2 \. p- N5 D0 V8. VHDL:! ^9 s9 x* ^3 B% K; J* }
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式0 [* @) k- I' i; k: _6 ^- x+ N
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。) B# x7 k$ F5 @* u8 a5 h. Y' Z9 S  [
(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。+ N7 c8 V5 {+ x2 E! F8 k
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:
, L4 M8 X0 x1 V' T, j: E5 @, ua. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.1 A* K9 i, Z4 k# Q
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
) O3 `; y$ {& w' |(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
3 i6 N: h- a0 A8 da. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
% L9 ~' |0 x1 y4 o+ Lb. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)
6 ]7 y/ [" I+ ]" y4 Nc.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
2 P% V7 p) `1 y; S9. Scripting:
8 w2 I3 `- e* _$ W7 F2 B$ D9 \0 y(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
( o' |" X  \* d(2) Examples: 作者尚未加入
3 _! ^1 [* e" O$ q7 a(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
. }6 M  w) f" U! \* D& _0 c(4) Books: Scripting的工具書,例如Vi Editor方面的。
) z/ l, p) M: o' K& ]/ ]- V( A1 w(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:5 Q! o% w9 a7 m! I1 ~
a. http://linux.vbird.org/linux_basic/0310vi.php
0 ~9 L* }7 W/ V2 r* o2 |! q10. Tidbits(小常識):
5 H3 n; l$ |3 o6 ]. S雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。
1 T  M5 r6 P  v% c$ s* a& ^3 |8 F% a% {/ q% H* G5 X4 u
上述說明了這麼多,希望各位會喜歡這個網站~
5 ~3 p9 E+ w5 F9 ^9 I1 L! R另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!
: Q* U( d9 z% ]0 iLaker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298  x$ @, c; }, V0 N/ J0 ^& w8 `
為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 10:56 PM , Processed in 0.112006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表