VHDL Compiler 問題

omp61205

這是我從網路上找到的鬧鐘程式
但Compiler一直不會過
8 T4 i8 U3 ~+ q, R, n+ n會出現Process clocking is too complex的錯誤
請問是為什麼呢??  謝謝

LIBRARY ieee;
5 |2 f, b. Q9 ^9 J4 VUSE ieee.std_logic_1164.all;


entity scalarmtime is
port(set_alarm,set_sc,set_min,set_hour        : in std_logic;
: S( y, Q/ X8 Z& x# K8 V                sc_data                        : out integer range 0 to 59;
        );
end scalarmtime;
& d, y" f" O8 B

architecture one of scalarmtime is
* x1 e1 Z3 K4 v9 s( z9 wbegin
1 X% V% E6 D& o; u8 p5 f5 D        process(set_sc)
        variable set_sc_data        :integer range 0 to 59;
        begin
/ _  T! k1 N. t7 f5 J5 M        if(set_alarm = '1') then
                if(set_sc'event and set_sc='1') then
                        if(set_sc_data = 59)then
                                set_sc_data:= 0;
- ]. L1 {' {: P' C5 D                        else
, e% A. U, e' @                                set_sc_data := set_sc_data + 1;
                        end if;
  m/ r  Z8 r* r5 S5 I) S+ g                end if;
        end if;
        sc_data <= set_sc_data;
" l2 ^! T) ]# b" F        end process;
end one;