請教 Synplify "reduced to a combinational gate by constant propagation"

kuhwakimo

請教 Synplify Pro9.6.1 Warning Message
- R: g  H- L* LSequential instance sLateCol_p has been Sequential instance sLateCol_p has been reduced to a combinational gate by constant propagation

請教個問題，下面是Synplify 9.6.1 出現的Warning message ,
請問這是什麼意思　??
我由字面上的理解得到的猜測是，將一個本應該是FIFO Sequential circuit ,合成為 Multiplier Combinational circuit
為什麼　ld_tdr_cur_f　會被合成為Combinational, 但是 dly_tdr_wrn 卻不會 ??
誰有相關的經驗嗎 ??

) Z& q/ o; J6 D  M. ^4 q- B. Y@W: MO129 :"\projects\dm8606c\rtl\tff256x64.v":932:3:932:8|
9 [* j: G0 |. B& o: K( jSequential instance ld_tdr_cur_f has been reduced to a combinational gate by constant propagation

. e5 s% S: h. b% j4 w5 n& N
     reg ld_tdr_cur_f;  
( r* o) t( ~  Y" n( M! W& y% X; O     reg dly_tdr_wrn;
   //------------------------
   // delay 1 clk
   //------------------------
. r6 j1 z+ R" p* Y! U$ X! C; }   always@(posedge sclk)
   begin
      ld_tdr_cur_f <=#td1 ld_tdr_cur;
      dly_tdr_wrn  <=#td1 tdr_wrn;
   end
( {1 `* g6 U; Z2 U) u
// 下面是 ld_tdr_cur_f , dly_tdr_wrn 的loading

   always @(posedge sclk)
6 Z0 ?5 v$ s3 A5 w" a      if (ld_madr & !wr_nxt_tdr)  
         wr_save_1st <= #td1 wr_counter;
      else if (ld_tdr_cur_f)      
) ^4 J/ x. [# V9 Y         wr_save_1st <= #td1 wr_save_2nd;


   always @(posedge sclk or negedge rstn)
+ _( c8 Q; R: ?" N& i; a      if (!rstn)      
; \# C. G" ]6 ]6 Y( }         rst_ff_pt <= #td1 1'b0;
      else
         rst_ff_pt <= #td1 (!tdr_wrn & dly_tdr_wrn & tdr_empty);
! O! ^$ I$ A7 q( s6 K         
: c$ t- C7 @6 ?
# o7 I( A" p- x) A- X
   always @(posedge sclk or negedge rstn)
      if (!rstn)      
         rst_ffpt_sync <= #td1 1'b0;
      else if (!tdr_wrn & dly_tdr_wrn & tdr_empty)
         rst_ffpt_sync <= #td1 1'b1;
& y8 w9 @0 c1 c' u5 r/ d/ r      else if (rst_ffpt_clr2)  
         rst_ffpt_sync <= #td1 1'b0;

yadog

不清楚要实现什么功能
9 e+ ^7 K8 Y' g# y' W
# I% @% C* q1 |% K: q/ _/ J但是在写法上有些问题

if (ld_madr !wr_nxt_tdr)   这句是否笔误？ld_madr ，wr_nxt_tdr是两个信号把？

6 A+ l5 D/ y% }4 d# D5 f6 o另外if else if写法均不完备，建议将else项完备

kuhwakimo

是貼上去的時候出現亂碼,更正如下   
9 P4 Q6 N6 E  X& n; W0 @: p//------------------------
   // save start pointer for 1st pkt
   //------------------------
$ I# ?) v& P: m& l   always @(posedge sclk)
7 A' |5 T3 ^; f$ M- }# h      if (ld_madr & !wr_nxt_tdr)  
* J, a- j" ^8 V: H# {( Y/ E         wr_save_1st <= #td1 wr_counter;
# h4 T$ j3 G# X1 l1 h6 S      else if (ld_tdr_cur_f)      
         wr_save_1st <= #td1 wr_save_2nd;