|
本帖最後由 stytleman 於 2010-10-14 03:48 PM 編輯
/ P9 J( a% ~+ R5 S6 N- f1 _+ U5 [; K' I4 ]1 p) f8 q7 @+ j8 d
各位大大妳好:% `% w' {( ^: [7 Y6 E
我是今年剛碰verilog的新手# G1 G5 k& ~% R, D" m/ E- M
我想請教一個問題; |4 B+ ^ c3 k# m9 H; ?" w
因為之前我看學長寫的演算法的電路都是用FSM的方式去寫
, f- j9 P) a' a+ O& \1 b所以我做電路的思考方向也都是從FSM的方向去做思考2 V, g8 n5 Q: o9 ^1 E+ d
但現在問題來了
! G( ?: n0 y- ^. @' t$ a0 n我要怎麼把原本演算法用FSM的方式去用pipeline的方式去寫呢???
2 S" B! T1 }7 R- P2 xpipeline的概念我大概知道6 h, b2 {" s) D [' ~& ] j
我的疑問是如果我現在有3個stage
' o6 j3 G. x: H% A) d那我是否可以把這3個stage"分別"分開用always block的方式去寫 可是這樣第2個stage要如何去取第1個stage的值呢???# A V( P Q2 n9 a8 R9 T( T& `; O
而這這3個stage是否能都不要用到FSM的方式去寫呢?????
. N8 N/ Q* @0 Q8 j, d因為我之前有看到一篇文章
1 x" D' t$ w$ V% M* g她是說如果要寫演算法就一定會用到FSM% V3 w7 N- g8 i; m( J
所以我就一整個很疑惑
. t$ \, }1 Y' U, c我是有去找一些資料
) |4 l$ p1 B, H. C4 x但那都是一些簡單的觀念跟程式/ p6 z1 N6 l0 `( q: e: t% w* L
所以我想請教一下各位大大是否能提供任意一種演算法的程式是用verilog去寫成pipeline的方式做的
3 x) C0 e$ U+ j來給小弟在學習上做個參考跟思考方向. g4 _8 c) B$ F k4 _
謝謝各位大大細心的把我的問題看完 |
|