Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 25080|回復: 28

The Most Difficult Key Technologies for 3D?

[複製鏈接]
發表於 2010-9-17 08:38:20 | 顯示全部樓層 |閱讀模式
不曉得站上有沒有人去參加了 9/8-10 SEMICON Taiwan 2010 3D IC 前瞻科技論壇—迎接2.5D3D IC科技時代 這場活動?
7 v& _% R7 b; t" e4 w& N) }6 N' O
真的是 座無虛席啊!因此想瞭解大家對3D IC 技術的看法...
多選投票: ( 最多可選 2 項 ), 共有 2 人參與投票
您所在的用戶組沒有投票權限
發表於 2010-9-30 07:03:39 | 顯示全部樓層

應用材料公司3D矽穿孔製程技術

■應用材料公司TSV 計畫資深策略處長Sesh Ramaswami■
5 H! o7 o  L! x7 |( m" |" w9 Y
- S1 I' K2 E% U. M3 \( y今日的半導體產業面臨前所未有的挑戰。由於想在各式各樣的電子產品,諸如行動通訊與娛樂裝置,汽車電子與生物辨識產品,讓產品上的元件密度、速度與功能維持與過去一樣的進展,然而這些日趨複雜的裝置需要在更小的單位上,擁有更強大的性能,電能耗損卻要更少。因此,他們需要不同形式的元件,如邏輯晶片、記憶體晶片及類比晶片,加以組合或有效地結合在一起。2 o0 i# L# \; F/ |$ U9 X5 ]' {
+ y: l- S" ]$ l0 ~
傳統上將各種元件形式單獨設置並不合時宜,因為運用放大電路特性,來增加記憶體元件的密度,困難度高且成本昂貴。此外,由於這些年來處理器性能顯著大增,記憶體存取次數的進展卻如牛步般緩慢。兩者間的差距不僅限制了系統性能,也讓未來多顆核心處理器的運用礙手礙腳。1 }. y, \  S) w
! h$ |, U6 K  B( \; E
這些問題都讓技術朝向3D解決方案發展,運用矽穿孔(TSV)技術,垂直整合或連結相似或不同的元件。這些穿孔成為垂直導電的通路,讓晶粒訊號通行無阻。
回復

使用道具 舉報

發表於 2010-9-30 07:03:45 | 顯示全部樓層
在一些例子中,這些矽穿孔是透過創造出的中介層而來,將晶粒連結在中介層上所產生。這些晶粒與晶粒的連結,可以從傳統使用金線黏合技術的數百條連結,進步成使用矽穿孔技術的成千上萬的連結,因而原本週邊毫米級的連結線很容易被僅有一些微米長的垂直連結線所取代。這項進展能讓任何連結技術獲得最短的等待時間及最大的頻寬。
. E7 ?9 p, P4 f# ?* a" F# z# D7 U3 o) |' {0 o& R$ @
原先這種技術發展已常見於晶圓代工廠以及IDM廠,近來情勢漸漸轉變,封裝測試廠以及基板製造廠也開始採購相關設備,以利執行矽穿孔計畫。
; S. P7 [2 K* y1 [. _* |1 E+ _, a+ V  h7 n9 x- g
矽穿孔技術所使用的製程步驟,與晶片上其他導線結構的製程相類似。同樣地,矽穿孔技術也要求晶片製造流程、終端產品設計規範以及關聯步驟整合架構,都有一定的製程需求及每項步驟的成本管控。
: R" s' z1 n$ {6 X: T
+ O/ _" j5 K6 s# p9 t3 k5 `: F8 Z身為奈米製造技術的領導廠商,為建立矽穿孔技術的研發能量,應用材料公司積極與台灣的晶圓代工廠、封測廠,以及工研院共同合作,加速3D晶片堆疊技術商品化的開發。為推動這項重要的技術,工研院已採用應用材料公司整系列的矽穿孔製程設備系統,為此應用材料公司會全力提供技術及人力支援,以確保客戶成功。「運用創新,成就產業」是應用材料公司一貫的堅持,也是對半導體產業最佳的承諾。
回復

使用道具 舉報

發表於 2010-9-30 07:04:16 | 顯示全部樓層
在一些例子中,這些矽穿孔是透過創造出的中介層而來,將晶粒連結在中介層上所產生。這些晶粒與晶粒的連結,可以從傳統使用金線黏合技術的數百條連結,進步成使用矽穿孔技術的成千上萬的連結,因而原本週邊毫米級的連結線很容易被僅有一些微米長的垂直連結線所取代。這項進展能讓任何連結技術獲得最短的等待時間及最大的頻寬。+ w1 ^( H0 N4 b" d, u  U5 H- `
: @6 R: C/ {( o0 ~
原先這種技術發展已常見於晶圓代工廠以及IDM廠,近來情勢漸漸轉變,封裝測試廠以及基板製造廠也開始採購相關設備,以利執行矽穿孔計畫。5 s! e8 {( v) g0 W1 N; m
2 G  \6 |; q6 Z7 S
矽穿孔技術所使用的製程步驟,與晶片上其他導線結構的製程相類似。同樣地,矽穿孔技術也要求晶片製造流程、終端產品設計規範以及關聯步驟整合架構,都有一定的製程需求及每項步驟的成本管控。
) u1 ~( E* U& u
$ Z2 G5 H8 H' O, v0 i1 T身為奈米製造技術的領導廠商,為建立矽穿孔技術的研發能量,應用材料公司積極與台灣的晶圓代工廠、封測廠,以及工研院共同合作,加速3D晶片堆疊技術商品化的開發。為推動這項重要的技術,工研院已採用應用材料公司整系列的矽穿孔製程設備系統,為此應用材料公司會全力提供技術及人力支援,以確保客戶成功。「運用創新,成就產業」是應用材料公司一貫的堅持,也是對半導體產業最佳的承諾。
回復

使用道具 舉報

發表於 2010-11-9 14:56:38 | 顯示全部樓層
奧地利微電子跨足3D市場 推出獨特”3D HallinOne”磁性編碼器4 V$ w& `- F3 l$ j' z: t' k
AS540x系列是首款能針對絕對線性、同軸/離軸和3D傾斜感應器應用進行真三軸差分測量的產品 ( d6 W. q' e- I- y

* X% ?" {1 b2 c" R8 r5 m- _( K) c- Z2 y& h6 M
台灣—11月9日—全球領先的高效能類比IC設計者及製造商奧地利微電子公司(SIX 股票代碼:AMS) 今日宣布推出AS540x系列3D霍爾編碼器。新的3D霍爾元件為角度和線性輸出數據提供了绝對且最高的分辨率。該產品新的靈活功能將提高工業和汽車應用新解决方案的性能。AS540x系列產品是由奧地利微電子與德國 Fraunhofer整合電路研究所(IIS)合作開發,該研究所是HallinOne技術的持有人。 ! h6 a  U2 |# f# k1 P

: ~2 I/ w+ u9 ]奧地利微電子AS540x系列在一個差分模式(differential mode)中採用了兩個 “像素單元” (Pixel-cells)來確保元件的穩固性,避免離散磁場 (magnetic stray fields) 等所有可能發生的外部影響。不僅如此,該IC還搭載了一個EEPROM 元件,為系統設計師的IC編程和線性化提供了最大的自由度。
* L# F; x% n7 `
! d1 k4 e# b8 S. u奧地利微電子磁性編碼器部門產品經理Marcel Urban 表示:「這項技術的最大優點在於磁場元件的真3D測量。橫向和縱向精確校準的霍爾感測器可用來提高整體性能。通過在一個差分測量方法中採用2個3D像素單元,將使絕對線性位置的測量範圍擴大到40mm。尤其在具有嚴苛環境挑戰性的汽車和工業位置檢測要求,AS540x系列產品將是最好的選擇。」

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2010-11-9 14:57:23 | 顯示全部樓層
) T; v3 b) l3 J5 P+ K
Fraunhofer整合電路研究所模擬和混合信號IC設計部門負責人Josef Sauerer表示:「HallinOne 技術已在大規模的ASIC應用中得到驗證。與奧地利微電子合作開發的標準產品將為那些不想自行開發ASIC的客户提供這項技術,用於穩定且創新的位置檢測應用。」 0 V& M6 n5 `/ q, ~" D! ^
8 A& l9 m6 ]3 k9 j- w
透過使用一個普通的兩極磁鐵,磁鐵的絕對位置訊息可以直接通過SPI介面模組或PWM遠程應用介面讀取。AS540x系列的工作環境溫度為-40°C至150°C,在汽車應用中的工作電壓高達18V,在工業應用中的工作電壓為3V。AS540x系列產品採用小型無鉛TSSOP封裝。奧地利微電子正在開發一系列針對汽車和工業應用的3D霍爾產品。
% C) M! a! u, V( T. Z2 `9 I3 }6 N8 Q( W+ W
首個為工業應用設計的3D霍爾產品AS5401將於2011年第一季推出。針對汽車應用具有高壓診斷功能的樣品也將於近期推出。 $ S& n) y2 Z. l9 Q5 P/ s& R; X$ I

8 f+ D8 C$ x8 J0 B3D霍爾編碼器的相關訊息、下載數據手冊或預定樣品,請至奧地利微電子網路商店ICdirect查詢: www.austriamicrosystems.com/3D-HallinOne " O8 G! m1 s( Y! m+ }

+ C7 a( Y  I& z* v( ]更多關於AS540x 磁性編碼器系列產品的訊息,請瀏覽: www.austriamicrosystems.com/AS5400
3 ]% I$ `( K; Z9 }
) u, I- ?& C, C! @/ t* C& x! mAS540x 3D 霍爾感測器系列將於2011年第一季開始供貨。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2011-2-24 17:27:47 | 顯示全部樓層
聯電宣布將宏寶3D技術和團隊內部化
1 |! u6 V  r/ m& i$ B聯合新聞網 - ‎6小時之前‎* u" _2 N( L6 K5 F4 U1 M

; L: L" `; C7 C! o# r" ^聯電是在前年10月19日成立宏寶科技,當時鎖定影像感測元件及記憶體產品,並由聯電旗下100%誠創投及真宏投資共持有七成股權,且由執行長孫世偉擔任董事長。 目前宏寶人員有100多人,清算後,將優先把技術背景為主的工程師納入聯電。
回復

使用道具 舉報

發表於 2011-3-10 14:05:20 | 顯示全部樓層

德國「V3DIM」研究計劃為極高頻毫米波波段之 3D 設計奠定基礎

【2011 年 3 月 10 日台北訊】英飛凌科技股份有限公司 (FSE: IFX / OTCQX: IFNNY)今日宣布「V3DIM」研究計劃,為開發創新、高度整合之 3D 系統級封裝 (SiP) 解決方案的設計需求奠定基礎,以用於 40 至 100 GHz 極高頻範圍(亦稱為毫米波波段)中的系統。「V3DIM」 是「毫米波應用中的垂直 3D 系統整合設計」(design for vertical 3D system integration in millimeter-wave applications)之縮寫。該計畫由德國聯邦教育與研究部」(BMBF)出資,號召五個來自產業、科學及研究領域的專家攜手合作,探索創新的 3D 整合技術於晶片及封裝製造之應用。計畫將特別著重於小型化、效能(包括功率耗損、訊號完整性、雜訊及成本)、能源效率及可靠性。這五個專案成員分別是位於德國德勒斯登、慕尼黑及柏林的 Fraunhofer Institutes 研究機構(由德勒斯登的 Institute for Integrated Circuits 研究機構帶領)、生產工業用感應元件、完整位置偵測及距離測量系統的 SYMEO GmbH、西門子公司企業技術部門、Erlangen-Nuremberg 大學的科技電子研究所,以及專案管理者英飛凌公司。此計劃預計 2013 年 8 月底完成。
" J  @6 b, G* `7 ^8 t  C0 a" Y% R0 `8 I% ?' ]! K( }
V3DIM 計劃的五個成員將提出全新的設計方法、模型及系統級封裝技術元件,以因應毫米波應用中垂直 3D 系統整合的特殊挑戰。研究計劃旨在推廣現今及未來毫米波波段技術於系統級封裝之充分應用。3D 系統級封裝設計的開發時間將可藉此縮短至少三分之一。 6 \+ u1 M- X, I& U% e* Y3 b2 ^

  q9 j# _: d3 `* GV3DIM 研究計劃的總成本達 680 萬歐元,其中約有 40 % 由三位產業界的成員贊助。此外,這項研究計劃屬於德國政府高科技策略暨資訊與通信技術 2020 計劃 (IKT 2020) 的一環,在三年內將獲得 BMBF 大約 410 萬歐元的資金挹注。ICT 2020 計劃的目標在於推動微晶片設計做為首要的致能技術,開啟全新、創新的應用領域,並藉此統合及擴大德國在 ICT 領域的領導地位。德國 V3DIM 計劃與歐洲 CATRENE 3DIM3v 計劃密切合作,後者的計劃目的為補足垂直 3D 系統整合。
回復

使用道具 舉報

發表於 2011-3-17 15:20:38 | 顯示全部樓層
Moving 3D ICs into Mainstream Design Flows
! U' [/ I9 K6 o9 `) KChi-Ping Hsu, Senior V! ice President, Research and Development, Silicon Realization Group, Cadence
- }9 _3 a1 a. A5 F5 ?, X6 Q7 E, \; z: E4 ~
Volume production of 3D ICs with through-silicon vias (TSVs) is expected within a few years. Early adopters of this new technology can expect higher bandwidths, lower power, increased density and reduced costs. But without “3D aware” tools and a mature supply chain ecosystem, 3D ICs cannot move into mainstream IC design flows.
' {4 Z. j4 D0 d& ^7 `
' }& i7 B4 E$ r- T7 Z3D ICs are attractive because they enable an assortment of die, manufactured at various process nodes, to be stacked. For example, a 28 nanometer high-speed digital logic die could be stacked with a 130 nanometer analog die. Thanks to such capabilities, heterogeneous 3D ICs with TSVs are expected to have a broad impact in such areas as networking, graphics, mobile communications, consumer devices and computing.) C0 x# E: _% w7 S* o

& r" J& |8 w$ \) L$ F1 m+ QRead more
回復

使用道具 舉報

發表於 2011-4-28 07:28:44 | 顯示全部樓層
GSA Further Supports Its Commitment to the Emerging 3D Architecture with 3D IC Report
6 l1 k, t; U$ w: T4 R: U; F6 V5 v* _; m

5 ?; u7 q. Y4 t' |GSA is committed to advocating technologies, standards, business models and best practices which create efficiencies within the semiconductor ecosystem. To further support this commitment, through various forums, GSA has brought together players from all sectors of the supply chain to discuss and promote the emerging 3D IC market.0 e3 r: }  k: v$ X
) l8 M; c; O- g; U* O
To further educate the industry, GSA will release a report on why 3D IC is necessary, the benefits of the technology, barriers to adoption and possible solutions.

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2011-4-28 07:28:57 | 顯示全部樓層
GSA is committed to advocating technologies, standards, business models and best practices which create efficiencies within the semiconductor ecosystem. To further support this commitment, through various forums, GSA has brought together players from all sectors of the supply chain to discuss and promote the emerging 3D IC market.
4 ]6 g' B" u2 p" m* k. D4 s4 B0 c  `( E: E3 T7 d" ^7 N
To further educate the industry, GSA will release a report on why 3D IC is necessary, the benefits of the technology, barriers to adoption and possible solutions. 1 b1 A' c' K0 f8 a+ E8 |* P, I

* Y9 A' H/ \/ V! d5 [" U7 e% VWe are currently in the research definition and design phase of the study. To gather perceptions and further refine the scope of the report, interviews were conducted with various keynote speakers and panelists who focused on 3D at our recent Memory Conference held on March 31st in San Jose, CA. From these interviews, an abstract was developed.
0 W* X9 C8 J, T" X  Y; `. b- M
Join with GSA in their excitement of 3D by attending its various events focused on 3D IC and partic
回復

使用道具 舉報

發表於 2011-5-20 15:37:38 | 顯示全部樓層

Alchimer 對應 3D 封裝之 Interposer及Via Last 推出先進金屬化製程

(20110520 14:52:23)新產品AquiVantage製程提供更佳的Interposer及Via Last金屬化製程, 省卻CMP及黃光微影步驟, 進而大幅降低晶片與機板間導線的製造成本
- O4 t& P5 K7 {* N4 g! r3 c8 u( R: i+ E1 u, ^
法國馬錫--(美國商業資訊)--Alchimer 為奈米薄膜製程中位居領導地位之廠商, 其產品廣泛運用於3D封裝, 半導體導線, 微機電 (MEMS)及其他電子產業。 該公司今天宣布推出新產品, AquiVantage, 全新濕式製程技術, 可用於interposer, RDL之導線薄膜層, 大幅提升Via Last 晶圓背面導線品質。 ' {+ S2 z* y5 ~& R* H5 K
/ I5 g( X, P; x. g% i3 }2 [- z
AquiVantage 運用了 Alchimer 在矽穿孔 (TSV) 製程的濕式製程技術。 該製程不僅產出高品質薄膜, 也同時簡化整體流程, 省卻成本最高昂的兩道黃光微影製程。 這對於3D 晶片封裝領域, 產生根本性的結構變動。 整體來說, 該製程將可以降低interposer 高達50%的製造成本。 它可以容許使用更厚的晶圓, 而無需昂貴的載具 (wafer carriers)。 對於快速蝕刻所形成的扇形側壁表面 (scalloped via) 該製程也能夠提供高度均勻覆蓋之薄膜。 這些特點皆能全面增強客戶的成本優勢。 , Q( T3 z* e% V- ~; \
  M, q) e% S1 I3 ?$ u. v" N5 u
AquiVantage 完全適用於 via-last 3D 封裝製程, 亦能帶來同樣的高成本效益及簡化製程。 8 D2 C. S( U- V( r, {7 ?$ a  u3 |6 n

5 w) P+ ?, o# M* {9 R: R6 uInterposer 介於堆疊晶片及印刷電路板之間的中介層, 勢必為3D封裝邁入量產的關鍵。 該中介層作為半導體及電路板間, 主要的資料, 電力等等的連結界面, 而為智慧手機, 平板電腦及其他電子產品的主要組成元件。
回復

使用道具 舉報

發表於 2011-5-20 15:38:11 | 顯示全部樓層
Interposers 包含 TSV 結構, 正面重佈線電路 (以利連結至堆疊晶片), 背面重佈線電路以及凸塊 (bumping 以利連接電路板)。
7 Z! j6 o2 k* \9 o6 H1 p& l, ~2 P, V
AquiVantage 濕式製程包含有 TSV, 正面絕緣層, 障壁層, 銅填孔/RDL, 並省卻傳統 CMP 及乾式鍍膜步驟。 該製程能充分支援極小 via 尺寸及高深寬比。 對於晶片背面薄膜製程, AquiVantage 所具選擇性的絕緣層薄膜, 完全無需傳統黃光微影曝光/顯影/蝕刻/清淨的繁瑣步驟。 0 l! G1 O8 g  k6 p! _' _
$ ^- }* P) L" E' t, h9 \" |/ T
對於整體供應鏈中IDM, OSAT及晶圓代工者來說, AquiVantage 製程提供大幅降低成本的機會以及更佳的營運利潤。 除了製程上的簡化, 經濟效益更來自於省卻傳統乾式製程所用設備支出, 及相關操作成本 (電力, 無塵室空間及其他相關開銷)。
* U7 V+ E5 k0 \/ W8 U
7 E/ p- }7 ?7 @$ C“Alchimer整套產品線再次的擴充, 這代表我們又往目標邁進一大步, 能夠真正提供業界全新的金屬化製程。 針對目前現有薄膜在性能及成本上所面臨的挑戰, 以我們在分子材料科學上的深厚基礎, 進而發展並提供一套完整的薄膜解決方案, 更延伸至 wafer bumping” Alchimer 執行長 Steve Lerner如此表示。 “我們有極高的信心, AquiVantage將會對整個電子產業的運作模式產生正面而深遠的影響。 這將涵蓋製程的簡化, 高經濟效益, 高效率以及對於環境的企業責任。” # L' F0 C6 r+ y8 s
& Y- ^! P3 U, y
關於Alchimer S.A.
" M) S/ H" S. k( P7 C8 b# VAlchimer從事創新的化學配方、製程和智慧財產權的開發和行銷,其產品主要應用於各種微電子和MEMS的奈米薄膜沉積,其中包括晶圓級互連和三維TSV (矽穿孔)。該公司的突破性技術Electrografting(eG)是一個電化學的製程,能夠在導體和半導體產生各種類型的超薄鍍層。Alchimer的潛力最初由法國創新署 (OSEO) 策略產業創新計畫所確認,該計畫支援具有商業化價值的最先進技術。Alchimer成立於2001年,是法國原子能總署(Commissariat a l'Energie Atomique,CEA)的分割資產。總部位於法國馬錫,並於當年獲得法國研發及產業局(French Minister of Research and Industry)頒發的「高科技新創公司國家首獎」(First National Award for the Creation of High Tech Companies)。公司現為歐洲前100大具前瞻性公司(Red Herring Top 100 European Company)之一。請瀏覽Alchimer網站:alchimer.com
回復

使用道具 舉報

發表於 2011-6-21 09:49:24 | 顯示全部樓層

阿托科技 引領晶圓堆疊封裝及3D IC新技術

【桃園訊】」阿托科技總經理黃盛郎表示,晶圓堆疊封裝製程(3D package)及3D IC技術,將改變台灣半導體產業的歷史,因此,阿托科技在觀音工區設立半導體先進製程技術研發中心,供封裝凸塊表面處理、高階載板表面處理,及矽穿孔電鍍 (TSV)技術開發使用,為德商ATOTECH在海外的第一座,用以發展次世代技術。7 K. j2 O8 n# y) C4 J

& N5 @( W0 i) ^  k' l( |. f黃盛郎表示,將從原廠引進三條先進設備,包含可應用於8吋及12吋晶圓雙面線路製作及矽穿孔電鍍裝置DSP (Double side plating)及專為下世代微細線路製作所開發之高精度電鍍設備SBP (Single Board Process)。目前已與晶圓封裝廠商展開研發合作計劃,先建立小規模生產的試驗線,再據以放大為量產線。+ k7 [& v' W. l0 D6 t6 d
! I/ r( |  S. U. P$ K
阿托提供整合製程技術、DSP & SBP設備及藥水的完整解決方案,領先競爭對手及同質性產品。從早期只專注在PCB化學製程技術,逐漸轉型以載板及HDI為主力,目前更朝半導體產業挺進;以其核心的技術,經不斷研發與升級,轉化為晶圓封裝應用。# r9 d! i0 h' {3 Y" H/ ^7 |' B
; k9 K0 W9 V( D
高功能單晶片的特徵是,晶圓愈做愈大,但為因應終端產品輕薄短小化,晶片及封裝載板卻愈做愈小。精密電子朝向極大化與極小化的兩極發展,當平面化封裝到達極限,要滿足微小化的需求,唯有將晶片封裝立體化。
8 T7 A  {$ s7 k/ N$ Z7 f0 |
8 x2 _" C" q6 U3D立體封裝(3D Package)是將多個封裝體(package)或多個同質或異質晶片作堆疊以打線或TSV方式進行互連。此種高難度技術已有商品問世,雖仍不普及,國內已有業者與阿托科技攜手合作。
回復

使用道具 舉報

發表於 2011-9-22 16:06:48 | 顯示全部樓層
EV Group推出全新Gemini FB系列旗艦級融合接合系統提供更高產出量與自動化功能
% m0 r- T) y, `6 Q  x# }全新Gemini FB平台的強化功能將產出量提升至每小時20片晶圓 因應CMOS影像感測器與3D整合應用之高量產需求
7 B/ A# i5 u; C  a$ d- Z
6 W* M& z. c$ R! S4 g) u, P2 ~+ K" i! X( \. Z8 y5 e
微機電系統(MEMS)、奈米技術與半導體晶圓接合與微影技術設備領導廠商EV Group (EVG),今天宣布推出旗下經業界驗證與肯定的Gemini FB融合接合機系列之全新旗艦機型。該全新機型的產出量可高達每小時20片晶圓,其中升級部份包含加強型自動化功能,可讓客戶將背照式(BSI) CMOS影像感測器,CMOS影像感測器3D堆疊封裝,以及整體式記憶體元件3D堆疊封裝等應用之產出量提升至更高水準。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2011-9-22 16:07:21 | 顯示全部樓層
EVG執行技術總監Paul Lindner表示:「我們看到客戶持續對更高良率和產出量的需求,並協助他們達到最大的投資報酬率。對EVG而言,我們的願景就是要率先開發可達成這些目標的新技術──讓我們可以迎合各種運用微米與奈米製程技術的新一代應用。此外,我們的願景也包括了持續為各產品線帶來創新和更佳的功能,而旗艦級Gemini FB系統平台所增加的最新功能就是很好的例子。這個平台備受業界肯定,並公認為第一台可正式供貨的12吋晶圓融合接合系統。」
% I( d: ^( O% L2 i3 T7 o" P5 e% C+ H! [9 j0 h$ W2 Y
這些可提高Gemini FB系統平台產出量的最新功能,是EVG為其眾多頂尖設備平台導入300mm晶圓世代標準 (300mm Prime)的整體計畫中之重要環節。特別是EVG運用了現場的材料緩衝器,這可讓系統的FOUP (Front Opening Unified Pods) 數量增加一倍以上,最高多達10個,讓系統保持不間斷模式運作。EVG更在Gemini FB系統平台中配置了全新、速度更快的晶圓傳送裝置──機械手臂的單邊end-effector改成雙邊的end-effector。
. L0 Z+ J& y( G" n0 b
! A0 a7 G5 b* ]6 ^- K6 k2 H! EGemini FB系統平台有一項重要特性,它可進行低溫電漿晶圓表面活化,可使晶圓在低溫(<400°C)下接合,並能在退火時不會因應力造成損毀──這是CMOS影像感測器和3D整合應用的關鍵條件。EVG同時也加強了旗下獨家的SmartView®技術,可通用於不同厚度和材料的晶圓接合對準,包括正面、背面、紅外線和穿透式接合的對準功能,這是目前業界能做到最高對準精確度的系統。
回復

使用道具 舉報

發表於 2011-9-22 16:07:32 | 顯示全部樓層
SmartView®對準系統的加強功能包括可針對製程順序和速度進行最佳化的全新軟體。藉由Gemini FB系統平台上的各項加強功能,EVG已將產出量提升了26%,因而每小時的產出速度可高達18至20片晶圓,但實際數據會因機台的系統硬體配置,客戶的應用和製程參數設定的不同而有差異。" B, j, ]( O  {

: [( G& Y! _# b' I2 h5 {! d關於EV Group (EVG)
- O4 Z/ H2 Z* X( l( z- n1 KEVG是全球半導體、微機電和奈米科技應用的晶圓製程解決方案領導廠商,它藉由與全球客戶的緊密合作,導入了具彈性的生產模式,以開發可靠、高品質的和低擁有成本的設備,同時更容易與客戶的晶圓廠產線整合。EVG的主要產品包括晶圓接合、微影術/奈米壓印影術(NIL)和檢測設備,以及光阻塗佈機、顯影機、晶圓清潔和檢測設備。除了在晶圓接合機的市佔率稱冠,EVG在先進封裝和微機電的奈米壓印和微影設備也居領先地位;此外,EVG也於2006年共同創立了EMC-3D聯盟,協助為主要IC、微機電/感測器加速導入具成本效益的穿矽導孔(TSV)的製程技術。EVG亦鎖定其他與半導體相關的市場,例如絕緣層上覆矽(SOI)、複合材料半導體 (Compound Semiconductor)和矽基電力元件製造等。0 ^: V4 A" d4 r. l3 z
  C, H5 a  v; n  @7 y
EVG成立於1980年,總部位於奧地利聖弗瑞安鎮,並在美國亞利桑那州坦帕市、紐約州亞伯尼市、日本橫濱市和福岡市、韓國首爾、台灣中壢和台南均有子公司或分公司以提供全球客戶支援服務。更多相關資訊請參考www.EVGroup.com
回復

使用道具 舉報

發表於 2011-10-13 09:56:51 | 顯示全部樓層
來聽聽看大家的經驗談  希望對工作有所幫助  
2 Q- y% J) `* b% }* `謝謝
回復

使用道具 舉報

發表於 2011-10-20 15:08:08 | 顯示全部樓層
Epson發表3D HTPS*1 面板, 引領3D投影大革新-採用”Bright 3D Drive”驅動技術, 實現明亮的3D效果-
# e4 _% @- |% J; i" ?- H: O" V: _8 P% i! r1 L/ O2 a* ^! A/ m$ A
8 k' o! K6 Z, f/ V' Y/ f
2011年10月20日 - 精工愛普生公司 (簡稱“Epson,” TSE: 6724) 已於日前發表全球第一片*2專為3D 3LCD投影機使用之高溫多晶矽(HTPS)面板。
8 c9 |5 e; D7 N* f# S, P1 a2 L% \) W4 k) j
該片HTPS面板採用”Bright 3D Drive*3”技術,使用最新製程所生產。 “Bright 3D Drive”技術將影像之更新頻率,由240Hz倍增到480Hz;以更快的更新頻率,所投射出的3D影像,會比使用傳統240Hz更新頻率的面板所投射出的3D影像,亮度提昇1.5倍*4。Epson 已將此技術運用在業已量產中之新3D HTPS面板系列產品中。9 }7 f# K( \' y! C* ?+ r

- i' m" T: v( O1 o  _" }- \「此一新款的HTPS面板,不僅可讓使用者享受更明亮的3D影像,也讓3LCD投影機陣營可透過此一面板技術設計更高品質的產品,來創造使用者價值。」TFT事業部長Nobuyuki Shimotome表示。「HTPS面板是3LCD投影機的核心元件,Epson過去20多年以來,不斷地保持其為HTPS面板供應商世界第一*5的地位。隨著商業應用的擴展,3LCD投影機之需求量亦隨之增加;現今我們也看到了 2D 或3D 家庭劇院投影機需求亦快速的增加中。我們相信,藉由我們的新技術,絕對可以更符合市場的需求。」

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
回復

使用道具 舉報

發表於 2011-10-20 15:08:43 | 顯示全部樓層
身為HTPS之發展與製造的領導者,Epson 將不斷地致力於使用最先進的液晶技術,高開口率的設計,與其他原創的設計,生產全系列的HTPS商品及終端商品,以符合客戶的需求。
$ g( g" V' N% m. J7 E
: x9 I3 z( {5 e: r5 U6 f註:
# W' j3 _6 n" ^  J5 w4 B& t; J*1 HTPS: High Temperature Poly-Si 高溫多晶矽* V" f* v8 C3 z/ w" l) W
*2依據Epson的調查結果 (截至2011.08底) / I7 K  M0 ^" l/ n+ G  {) L
*3採用480Hz更新率之3D 影像投影
4 v/ h1 k: H2 `8 T" }*4依據Epson的調查結果(截至2011.08底)% Y2 g- n, L) P
*5依據Epson的調查結果(截至2011.08底)
7 Z0 }7 u/ q9 Z/ `/ r1 ~5 G4 L* k4 c* A
技術資料( r; W* B8 I0 ]2 q5 Y
•        全球第一款 3D HTPS 面板3 L5 ^" w$ E; E: ?/ Z& p
•        極速的 480 Hz 更新率,相較於使用240Hz更新率之顯示技術,3D影像之亮度提昇1.5倍
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 04:26 AM , Processed in 0.146008 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表