Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17498|回復: 18

[問題求助] 關於用MOS做的電容

  [複製鏈接]
發表於 2010-4-12 09:25:00 | 顯示全部樓層 |閱讀模式
會先把S,D端相連,要形成電容必須有上下極版及中間介質$ B  l9 c( ?: E6 r) ?
若是NMOS電容:上極版是G端,中間介質是薄氧化層,下極版是P-sub嗎?
發表於 2010-4-12 11:00:56 | 顯示全部樓層
下極版是P-sub嗎?- K1 e7 V7 i/ Z1 l
應該不是 下極版應該是 薄氧化層: _6 s0 z# Z$ |4 S6 `9 k* Q" I
S, D 相連就變同一塊ㄌ
 樓主| 發表於 2010-4-12 11:44:41 | 顯示全部樓層
我剛有再去翻書看一下
/ b- g5 x! c4 M/ O+ Q下極版好像是通道2 b/ l2 B' a! Z# T/ [2 B  y
而薄氧化層是型成電容之間的介質
* J- U1 R, B$ m表示要做MOS電容,上極版電壓要比S,D電壓高出Vth
) |6 j, o' @8 b才能做出嗎???
發表於 2010-4-12 18:28:00 | 顯示全部樓層
不是p_sub喔!!
2 _& C, K- W% ]7 x, r
2 Z9 z5 p9 Z5 s; K- l$ y$ _0 e是通道形成後和上面的絕緣處形成一空間9 ]( L. q* X8 D& S
$ i4 y6 A- ]8 w0 h5 u' E6 v  [
就如同電容一樣!!
 樓主| 發表於 2010-4-12 20:41:44 | 顯示全部樓層
再請問一下
  f5 g# [- c* c: w若是跟通道形成的,不是會有三種情形
) P5 ^+ S$ Y' O$ ^& H" C: ^6 I1,通道未型成時& _3 e" [0 E/ U1 {& w5 L* E' x7 G+ M
2,三極管區
: }2 m; h. f$ @' C9 L' P0 I3,飽和區- T0 A9 O6 S. L% h
此三種的L好像都不一樣?
發表於 2010-4-13 09:33:29 | 顯示全部樓層
过来看看~~~学习一下
發表於 2010-4-15 12:05:49 | 顯示全部樓層
如果接在G上面的訊號電壓大于Vth時,NMOS工作在飽和區
3 k+ }3 F" F5 j. I這個時候下極板應該是gate下方的反型層吧
發表於 2010-4-15 21:07:49 | 顯示全部樓層
* R3 f; I  t; s
mos电容显出较强的电压控制特性,图显示的是nmos作为电容世道容值曲线图,当gate相对于衬底为负电压的时候,多子被吸引到上面(氧化层下)形成积累层,在积累区工作状态下的nmos电容容值只有氧化层电介质决定,,(注:其实就是由两极板间的电解质面积和电学性质决定的,这就是本征电容C本)
" z- s$ K+ B5 h- q. ~当gate相对于衬底正电压时,多子被排斥开表面,耗尽层形成了,随着电压差的加大,耗尽区越宽,容值也降低,一直到电压差等于阈值电压时,少子会被吸引到表面形成反型层,随着电压差的进一步增大,仅仅增加的是少子的浓度,而不会增加耗尽层的宽度,容值等于C本的20%左右。
' r! ?7 q! N/ E0 L$ _3 Z以上分析仅仅是s和d diffusion 不存在或者没被连接到衬底的情况,如果s和d 存在并且连到衬底,那么这个mos电容就有点复杂了,一旦强反型形成,一个导电通道short了s和d,这个通道变成了电容的下极板,容值又升到和C本 一样大了。& s" \1 P6 H6 Q5 P
Mos电容一般应该设计让他工作在远离阈值电压中心以外,如果device工作在积累区,没必要接s和d diffusion,如果device工作在反型区,想达到满电容就必须把它们和衬底连一起,

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
 樓主| 發表於 2010-4-15 22:41:17 | 顯示全部樓層
謝謝這位大大的解說,還有付圖片,讓我更了解了
發表於 2010-4-16 14:14:11 | 顯示全部樓層
Good job~ Nice talking~ thank you~
發表於 2010-4-16 21:03:37 | 顯示全部樓層
所以做mos电容应该一端接poly,另一端接source-drain-pickup这3点就保险了,这样就得到如图中所示的"v"型曲线,如不接source-drain,就是如图所示的"Z"型曲线.
發表於 2010-4-18 23:44:11 | 顯示全部樓層
但是~這種電容~不會很吃製程嗎~~~如果製程飄移的話~不就趴了~~% ~% k) V0 l2 G& Y7 G' @
所以~需要準確的電容時~~還是可以用嗎~~
發表於 2010-5-5 10:05:42 | 顯示全部樓層
如果一端接poly,另一端接source-drain(没有和pickup接在一起),会是什么情况,会有满电容吗?
發表於 2010-5-7 22:47:21 | 顯示全部樓層
用GATE和DIFF之間的通道作電容特性用
發表於 2010-5-10 23:44:28 | 顯示全部樓層
這種用N/PMOS做的電容好像誤差比較大- }' @3 o: I4 f+ ?& A+ _
小弟在這篇也了解不少事情XD
發表於 2010-5-11 08:56:49 | 顯示全部樓層
下极板是反型层或者是积累层!
發表於 2010-5-11 08:57:32 | 顯示全部樓層
也就是说MOS Cap 不是工作在耗尽区就是积累区!
發表於 2019-1-25 09:01:34 | 顯示全部樓層
過來看看~~~學習一下undefined
5 _. i; g2 U1 K% ]: k
發表於 2019-2-11 17:36:05 | 顯示全部樓層
過來看看~~~學習一下
+ F% _7 s# h& p8 }: V" r& s! U
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-28 07:12 PM , Processed in 0.133007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表