Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 85837|回復: 116

[問題求助] 多大的Buffer可推動NMOS gate

  [複製鏈接]
發表於 2010-1-26 11:02:57 | 顯示全部樓層 |閱讀模式
最近做了一個Clock gen,要輸入到NMOS switch的gate,發現輸出訊號不見,
/ V; E- w7 i' E& G! c% x7 x& l. W4 \0 z
懷疑是gate oxide的電容太大,導致無法推動,在Clock gen的輸出接上一組Tape buffer後,2 G# |! v* Y$ q& E  b, x

/ u! x. l  s, t1 tNMOS switch 的訊號還是沒出來,不知道是哪邊出問題?煩請版上大大幫忙解決,感激不盡。
發表於 2010-1-27 17:32:01 | 顯示全部樓層
1.你可以先觀察你加上的那一組buffer的每一級的輸出是否正常。
  z; C* c; n4 y2. 你的NMOS switch是接到哪裡?? 電路畫出來勝過千言萬語。
 樓主| 發表於 2010-1-30 00:02:09 | 顯示全部樓層
遊客,如果您要查看本帖隱藏內容請回復
  C' j1 Y7 |' H, M+ L
$ f/ T5 C/ d& P4 A, g* F1 D  y8 x
電路示意圖,如上圖所表示,一個簡單的sample & hold的電路,1 z; A3 K& k4 P) W- u, C
標準電壓1.8V,Clock為理想Clock(rise and fall time =0ns;period=2ns)
! s9 ]/ q' R* _1 H6 L: ^輸入訊號sin wave (amplitude=+-0.1v;25MHz)
5 t8 r. R6 L& ?0 {+ J& X! Q! b, ?在理想的switch中,輸出訊號正常。2 l' ]( k2 M9 `( n+ q& |, u7 _9 C
在NMOS switch中,輸出訊號縮小且失真不正常。
! P, I) i3 u5 L* C, A1 Q取樣電容大概=400f F左右。
! G" N0 F8 m# w6 E; s* n+ \先謝二樓副版幫忙解答。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
發表於 2010-2-1 11:13:04 | 顯示全部樓層
1. 因為你的clock gen是用理想的clock信號給的,所以加不加buffer都沒差,(加了可能變差)3 M  ~: B4 k4 T! r9 J
2. NMOS switch 在trun on時會等效於一個電阻,所以會形成一個RC電路 (即充放電),因只開2ns,速度可能跟不上,不是將取樣時間加長,不然就要把NMOS W/L 加大,讓充放電速度變快。 (不過看你的輸出波形又好像已經到穩定??)

評分

參與人數 1 +5 收起 理由
hiyato + 5 詳細解說

查看全部評分

發表於 2010-2-1 16:21:26 | 顯示全部樓層
回復 3# hiyato
, x+ X8 T, {  J2 J
7 T- x" g# x8 y& P4 |+ v, [
: z+ h8 B8 q, B    學了一課.感謝大家的討論
發表於 2010-2-1 21:35:45 | 顯示全部樓層
学习一下,谢谢!!!!!!!!!
發表於 2010-2-2 00:05:17 | 顯示全部樓層
又學習了一樣  感恩!!!!!!!!!!!!!!!!!!!!!!!
 樓主| 發表於 2010-2-5 00:42:58 | 顯示全部樓層
回復 4# poseidonpid
8 J! I( f; y& S/ ~1 Y7 h
4 h- {9 |* l3 x0 O1 l# s先感謝副版詳細解說,再試著調整Sample rate與MOS size試試看。
發表於 2010-2-5 12:56:00 | 顯示全部樓層
又长知识了,不过还要回去分析一下
發表於 2010-2-9 09:21:54 | 顯示全部樓層
為什麼要回應才能看到圖
5 C& z; q* L4 \7 v& q+ @這樣別人怎麼幫你回答
發表於 2010-2-9 18:44:35 | 顯示全部樓層
ok increase the width of NMOS ,reduce the value of capacitor
發表於 2010-2-10 11:10:41 | 顯示全部樓層
我也看一下電路的情形% n% w  |' L# `( ?- m4 i, L% A0 H6 K9 d  K
所以回覆一下
發表於 2010-2-10 11:15:07 | 顯示全部樓層
設計SWITCH時可以先跑一下RON的值  J5 m. S7 x1 C* E3 x- \
列成一個表( c: I6 g( f' O( l9 Y9 s! R, X0 d
之後看表拿進去套用即可
. f2 y6 s( ?! ~. u此外此電路SH電容不大" y5 v5 a/ K  g5 Y) M
會受到charge injection & clock feedthrought的影響也要考慮進去
發表於 2010-2-23 12:44:45 | 顯示全部樓層
回復 13# rice019
7 q. o- D5 v) r# _) ^
6 f8 B% ?: Y7 N( v
$ w1 h1 y) V5 w    看下原理图,回复先,2ns  ~500MHz
發表於 2010-5-5 15:59:42 | 顯示全部樓層
想看依下電路圖...方便了解
發表於 2010-5-6 17:01:33 | 顯示全部樓層
先看一下圖,幫助了解一下狀況,好看看有沒有合理的解釋
發表於 2010-5-6 17:15:35 | 顯示全部樓層
看你的輸入電壓和工作頻率,我猜你是想做Dickson Voltage Multiplier吧?
  c/ _: {' I! n6 K2 s0 k$ l由於輸入電壓非常低為0.1V,且為Sine Wave,. z) ?0 [: q! p$ @2 A5 [2 d6 w
在此一狀況下,輸出會被MOS Rds-on所損秏掉,+ x9 V( |- x3 Q' l6 a
一般來說,Rds-on與W/L成反比,但是光加大MOS的W/L效果有限,且不適用!+ E1 a9 A; q! \6 i4 ?4 `
看你輸入電壓為1.8V,想必是0.1um Process,
9 m& o: A' t# Z: ~# R- h+ a建議你改用Native NMOS,相信能解決你的問題。
發表於 2010-5-7 15:22:09 | 顯示全部樓層
想看依下電路圖        ...
發表於 2010-5-9 19:42:07 | 顯示全部樓層
为什么电路图要设置成回复可见呢??
5 Z  `+ u/ ?% s  n9 h前面说的不错,应该调switch的宽长比,电容最好不要减小,以免误差增大
發表於 2010-5-9 20:40:51 | 顯示全部樓層
一方面需要clock的buffer 具有足够driving 能力,
8 L, z! E. O) f' t另一方面一定要run switch的RON(一定要sweep 所有可能的工作电压差的情况)
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 04:37 PM , Processed in 0.133008 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表