Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4279|回復: 3

[問題求助] DCDC有沒有抖動的概念?

[複製鏈接]
發表於 2009-6-25 11:44:23 | 顯示全部樓層 |閱讀模式
現在在做一個boost項目,關于穩定性問題,想請教各位。從前我做鎖相環有jitter的概念,我不知道開關電源有沒有這方面的概念。需要把穩定后的占空比信號穩定在一個范圍內?比如說小于100ppm就ok或者什么其他標準?
我現在的設計在高占空比下能做到小于10ppm,在稍小的占空比下居然有100ppm,能算穩定嗎?
發表於 2009-6-29 09:45:43 | 顯示全部樓層
DCDC的重點並不在jitter, 而是輸出的穩定度
如果有一些干擾產生, 就是要自動調整duty, 讓輸出更穩定
(而且一定會有干擾)

所以和PLL的重點不同
發表於 2009-7-29 00:15:04 | 顯示全部樓層
原帖由 alab307 於 2009-6-29 09:45 發表
DCDC的重點並不在jitter, 而是輸出的穩定度
如果有一些干擾產生, 就是要自動調整duty, 讓輸出更穩定
(而且一定會有干擾)

所以和PLL的重點不同

請問版主,您的意思是有jitter是正常的嗎?如果jitter太大,應該怎麼解決呢?
麻煩您囉!!
發表於 2009-8-3 13:55:13 | 顯示全部樓層
假設你的DC-DC都是在CLK正源開啟開關 (BOOST NMOS)
觀察LX jitter
1. LX falling有jitter: maybe來自OSC的jitter
2. LX rising有jitter: 如果太大可能是被干擾
    整個 control loop本來就是藉由調整LX來抵抗干擾, 產生穩定輸出電壓

你可以量量看別人家的IC看看
我想說的是只要你的輸出電壓很穩定, 不就是DCDC要做的事嗎?

if
1 MHz Switching frequency, 100ppm
應該只有100ps的jitter吧?
要是我就會說做的很好

[ 本帖最後由 alab307 於 2009-8-3 01:57 PM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-28 10:50 PM , Processed in 0.106006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表