Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8967|回復: 9

[問題求助] 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

[複製鏈接]
發表於 2009-5-27 14:03:45 | 顯示全部樓層 |閱讀模式
不好意思~~想要請教一下各位前輩們~~
! Z1 f! J7 c# n6 ]1 r# ~我所使用的FPGA晶片是altera的Cyclone系列~~~
6 A3 D! R, j; J: W" H我現在遇到了一個問題,就是我電路板的input clock是48Mhz,但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~( s, o8 P8 H5 }1 V
我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已,明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~
7 m, W: f% e/ D5 }1 l# B/ E1 U所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
發表於 2009-6-2 15:12:54 | 顯示全部樓層
第一個PLL 做一個100 MHz的頻率出來
# c0 p! X* H  D& b第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
 樓主| 發表於 2009-6-2 15:37:35 | 顯示全部樓層
原帖由 topplaza 於 2009-6-2 03:12 PM 發表
0 a  s( |; R' ~第一個PLL 做一個100 MHz的頻率出來+ s+ m7 k+ b6 H( [
第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
  _! J: a3 y: A2 _/ z9 z2 H  e3 Q# A. M

+ D' x7 `! S0 p我試過這樣去做. e0 T' ], ^  \% x# }/ N- S; B. i7 P
但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率( B' I; i6 l! a
而我電路的外部輸入頻率只有一個48MHz而已0 C7 R. L4 a1 T: ]8 t
所以沒辨法這樣做+ u0 ^, j, n' l  |$ S
6 m* e3 L, I; C1 \; Y
而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制. \1 c' h2 B1 |; B
只能做1到32的除頻跟倍頻4 x8 X, h0 z/ F
所以照您的說法下去做也行不通
! @- w4 w! f$ S6 B1 V/ O5 N4 n! B0 k: n
不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
發表於 2009-6-3 12:02:34 | 顯示全部樓層
这方案怎么定下来的?
/ w7 \% f. b7 x7 y很难想象哪里有这样的应用,输入48M输出48.3M# c( F7 `( N4 X+ k# b
要锁频吗
 樓主| 發表於 2009-6-3 13:02:38 | 顯示全部樓層
其實原本是要求要做遞增的8 a% |8 _0 Z9 f9 m7 o6 Z3 y
輸出頻率由48MHz開始增加
# E& t1 [, T/ F+ w一次增加0.3MHz直到63MHz為止! I& K1 M9 V7 O; y% a4 V: x
但是我現在連48.3MHz都做不出來  B1 H) l/ o, N. ^3 E
所以才會上來問問看有沒有人有什麼建意
( O0 j, |7 p' d% c% }0 D7 R9 C' J/ N
[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
發表於 2009-6-3 17:16:27 | 顯示全部樓層
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表
5 N- Q, N( c5 l3 ^; I. `3 U  p" g& V& _/ _$ U
+ Y2 n8 l: C- i* w
我試過這樣去做
/ ~" I$ d9 U, ?' D但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
) G! a1 ^# R+ A9 t而我電路的外部輸入頻率只有一個48MHz而已6 F  _$ U! B/ i& [0 m  {
所以沒辨法這樣做1 Q$ Y4 }" J$ L$ B$ P( n5 Z

1 P) S9 ?  z3 V7 G2 K. j+ `7 q" Y而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制) x, y6 G5 J4 B4 s
只能做1到32 ...
+ d  w; a/ c9 d+ n
( v. P) m4 @) D1 l$ `4 V
可是我試一下 Cyclone的PLL是可以做到啊!, D# `- R1 R6 ?9 e
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的% A% i$ y! _: z8 W
你是在合成時產生錯誤訊息的嗎?
 樓主| 發表於 2009-6-4 09:50:32 | 顯示全部樓層
原帖由 topplaza 於 2009-6-3 05:16 PM 發表
  i2 Z3 b$ U  e# g3 x
* A- b  k, n4 P6 P. m; T! a# s% V! [  i4 Z
可是我試一下 Cyclone的PLL是可以做到啊!4 {( ?. N* H1 e! O
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的, [, Y; z4 s1 {6 K# v
你是在合成時產生錯誤訊息的嗎?
1 @5 l3 b$ V0 T+ V

" ]4 |1 J+ q5 \/ `我也試過你的做法,是可以設定一個輸出48.33333MHz1 G0 K1 X. |& a; v  V
但是我compile到Fitter(Place & Route)的時候就會出現ERROR# X1 W+ v: h8 [0 _/ H
所以我才會上來問問
 樓主| 發表於 2009-7-3 14:34:39 | 顯示全部樓層
問題決解了* _/ o( m" U9 s  j
謝謝各位的幫忙
  B! j: X! c+ k+ q, P最好還是使用counter來計數
6 f& z. {4 z- L* {3 m% r; I不使用改變頻率來控制了" w3 G' l) \" F; H( Y
然雖同步方面算了很久才達成
4 r: N# F/ l1 ?6 j" C. a不過總算是完成了
發表於 2011-12-29 17:59:36 | 顯示全部樓層
回復 8# tmwcndjjmj / M6 z0 T, n( D8 b9 h' x  [. @

) v7 N6 D* t3 |, A" j$ }4 M+ m! O6 o: w8 J! u
土法煉鋼    ? 辛苦但直接.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 03:52 PM , Processed in 0.117006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表