開放式SystemVerilog驗證方法OVM

ikki

OVM以IEEE Std. 1800-2005 SystemVerilog標準為基礎，號稱是業界首個開放式、語言可互通的SystemVerilog驗證方法。OVM提供方法與隨附程式庫，使用者能夠建立模組化、可重複使用的驗證環境，讓各種元件能夠在其中透過標準的transaction layer建立介面而彼此溝通；也能透過共同的方法而在公司內外重複使用，和為虛擬序列與block-to-system的重複使用而分類，以及與量產流程中其他常用語言完全整合。
9 m, r% g0 a. Z0 @/ Y+ `
OVM是Mentor與Cadence的聯合開發活動，擁有眾多驗證平台的支援，可支援新手或驗證專家的需求。OVM包括基礎層的公用程式，這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中，降低了採用SystemVerilog的複雜性，也大幅縮短建立驗證環境所需的時間；輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。

遊客，如果您要查看本帖隱藏內容請回復

wxw622486

现在公司在开发新的项目,我负责FPGA验证,想知道需要学习哪方面的知识,比如,VREILOG,MOODELSIM??软件的使用???

ikki

做FPGA驗證對於VeriLog與模擬軟體當然是需要了解的,
: k4 `; O% C8 c( JFPGA驗證使用的工具也相當重要, 選擇方便的工具可以省去一些麻煩瑣碎的工作.

wxw622486

我现在也在公司做FPGA方面的资料.大家可以一起研究研究.!!!!!!!!!!!!!!!!

hqioan

FPGA驗證使用的工具也相當重要, 選擇方便的工具可以省去一些麻煩瑣碎的工作.

superkido

FPGA驗證使用的工具也相當重要, 選擇方便的工具可以省去一些麻煩瑣碎的工作.

masonchung

SystemVerilog驗證方法 vs. Verilog 驗證方法 可以是同樣的軟體嗎

xxvv_cc

楼主好样的,顶一个先,目前正在学这个呢

nqq

现在正在学习system verilog，谢谢分享了，
哇，字数不够

aei23

多謝分享,正學習systemverilog 相關資料!