|
發表於 2007-11-15 14:03:36
|
顯示全部樓層
除非商用SRAM cell再也不會soft error (cause by energized partical 放射性粒子, 也就是alpha/ beta/ gamma射線),
5 ^2 a$ R, U1 b, t再則一般ECC是用在user data bit上, FPGA routing用的configuration bit是沒有ECC的, 就算有, 是多久會check一次?
& p) c7 V5 o6 OLUT ECC時會加耗多少功率 (一般FPGA燒錄時功耗驚人), 系統電源設計時是否需要保留該餘裕?9 y( W1 W/ g5 O$ l- |% G6 H
5 |/ o$ g2 T( b1 N4 A! f* n軍用系統或Aero space航空器要符合MIL spec, 很多時候系統本身就有redundancy, 如兩套電源, 兩套系統, 隨時可
: |0 \$ v7 u$ }$ Xonline hot swap, 甚至運算時都是兩套系統同時計算, 即時比較結果, 不一致馬上打回重算. 這種系統就算用了FPGA6 B+ {, b& S. X0 c; `
發生軟錯誤, 也可從備援1~備援n的平行系統得到正解. 更何況軍用SRAM base FPGA通常採用特殊製程的radiation-hardened
; E# {: _4 z$ _% `* V# e1 J$ P; ^FPGA devices, 其成本也是非一般人能承受的.5 |5 X8 M, G( Q
/ y6 a7 V) _1 m; H& @4 K
至於FPGA SER (Soft Error Rate) 有多大機率, 可以看看這篇papper: "An Analytical Approach for Soft Errot Rate Estimation of SRAM-Based FPGAs"
2 H/ M, ?; C, m, uhttp://klabs.org/mapld04/papers/p/p221_asadi_p.pdf |
|